1. 项目概述：从“增益悖论”到波束扫描性能的量化评估
在相控阵天线设计的漫长实践中，有一个问题始终困扰着工程师们：为什么一个由N个高增益单元组成的阵列，其整体实现增益总是小于这N个单元在孤立状态下的增益之和？这个看似违背直觉的现象，就是由P. Hannan在1964年提出的著名“增益悖论”。其根源在于阵列单元之间不可避免的互耦效应，以及在某些扫描角度下出现的栅瓣，它们共同“偷走”了一部分辐射能量，使得每个单元无法在阵列环境中发挥其全部潜力。为了量化这种效率损失，嵌入式单元效率（Embedded Element Efficiency, EEE）被定义出来，它直观地反映了阵列中每个单元对整体增益的贡献效率。而Hannan极限，则为大型阵列的EEE设定了一个理论上的天花板。
然而，传统的Hannan极限有一个明显的局限：它只适用于阵列法向（即不扫描）辐射的情况。对于现代雷达、卫星通信和5G/6G基站等核心应用场景，相控阵的核心价值恰恰在于其电扫描能力。当波束偏离法向时，单元方向图在扫描方向上的增益会下降，互耦特性也可能发生变化，这时的EEE上限是多少？传统理论无法回答。这正是我们工作的起点——将Hannan极限扩展到波束扫描场景，建立一个能随扫描角变化的理论上限模型。这不仅是一个理论上的完善，更是一把实用的标尺。有了它，我们在设计一个要求±60°扫描的阵列时，就能提前知道在扫描边缘，EEE的理论最佳值是多少，从而判断当前的设计方案（比如单元选型、去耦措施）还有多少提升空间，让天线设计从“经验试错”走向“理论指导下的优化”。
本文的核心，就是详细拆解这个“扩展的Hannan极限”是如何推导出来的，它揭示了哪些设计规律，以及我们如何通过“混合去耦策略”这一工程实践，将一个8×8的大规模宽角扫描阵列的EEE平均提升了12.64%，使其更贴近理论极限，最终实现了E面±65°、H面±60°的优秀扫描性能。无论你是正在攻关阵列天线项目的工程师，还是希望深入理解阵列性能边界的研究者，这篇文章都将为你提供从理论到实践的全景视角。
2. 理论基础深度解析：Hannan极限及其扩展
2.1 重温经典：Hannan极限的物理内涵
要理解扩展，必须先吃透基础。对于一个由M×N个单元组成的平面阵列，其嵌入式单元效率（EEE）定义为阵列的整体实现增益（Gr）与所有孤立单元方向性（De）之和的比值：
η_eee = Gr / (M * N * De)
这个公式的物理意义非常清晰：分母是理想情况下，所有单元独立工作时贡献的增益总和；分子是阵列实际表现出的增益。EEE越接近1，说明阵列对单元潜力的利用越充分。
Hannan极限的核心思想，是基于两个关键假设来估算这个效率的上限。首先，对于电大尺寸阵列（孔径远大于波长），其最大方向性由物理孔径面积A决定，即G_max ≈ 4πA / λ²。其次，在大型密集阵列中，由于孔径投影效应，单元的有效功率方向图通常呈现cosθ的形状，其最大方向性约为4（6 dBi）。将这两个假设代入EEE的定义式，并进行推导，就得到了经典的Hannan极限表达式：
η_H = π * A_e / λ²
其中，A_e是单个单元所占的孔径面积。这个公式简洁而深刻：它指出EEE的理论上限只与单元的电尺寸（A_e/λ²）有关。以一个无限大阵列中单元间距为0.5λ×0.5λ的经典情况为例，A_e = 0.25λ²，代入可得η_H = π/4 ≈ 78.5%。这意味着，即使互耦和栅瓣被完美消除，由于单元在阵列中的“集体工作”特性，其效率也无法超过78.5%。这从根本上解释了“增益悖论”——损失是物理结构带来的固有属性。
注意：这里存在一个常见的理解误区。Hannan极限的推导依赖于“大型阵列”和“
cosθ方向图”的假设。对于小型阵列，最大方向性公式需要修正；如果单元实际方向图与cosθ形状偏差很大，这个极限的参考价值也会变化。它更像是一个在理想化模型下的“最佳可能值”，而非绝对不可逾越的壁垒。
2.2 关键跨越：将扫描角引入理论框架
传统Hannan极限的局限在于，它隐含地假设了所有单元同相激励（法向辐射）。一旦进行波束扫描，激励相位呈现线性递变，情况就变了。此时，阵列在扫描方向(θ₀, φ₀)上的增益，不仅取决于阵列因子，更与每个单元在该特定方向(θ₀, φ₀)上的单元方向图增益密切相关。
因此，扩展Hannan极限的核心思路，就是将扫描角作为变量引入。扩展后的公式为：
η_H‘(θ, φ) = [A_e * cosθ / λ²] * [∫|F(θ,φ)|²dΩ / |F(θ,φ)|²]
这个公式看起来复杂，但我们可以分两部分理解：
- 第一部分
A_e * cosθ / λ²：这是扫描方向上，阵列中一个单元所能提供的最大可用增益。cosθ项体现了扫描导致的孔径投影损失——扫描角越大，有效投影面积越小，可用增益越低。 - 第二部分
∫|F|²dΩ / |F|²：这是孤立单元在扫描方向上的方向性D_e(θ,φ)的倒数部分。其中，|F(θ,φ)|²是单元在扫描方向上的归一化功率，∫|F|²dΩ是单元在整个空间辐射的总功率（与方向性成反比）。
所以，扩展Hannan极限的物理意义是：在某个扫描角上，阵列中一个单元所能提供的最大可用增益，与孤立单元在该方向上的方向性之比。它回答了“在扫描到这个角度时，我的阵列效率理论上最好能达到多少？”这个问题。
2.3 方向图函数的选择：宽波束未必是万能解
扩展公式清晰地表明，单元方向图函数F(θ,φ)直接影响Hannan极限的值。一个直观的想法是：为了宽角扫描，应该选择波束宽度（HPBW）尽可能宽的单元。但我们的分析揭示了一个反直觉的结论：并非波束越宽越好。
我们对比了三种典型的功率方向图函数|F(θ)|² = cosᵃθ，其中a分别取0.4， 1.0， 2.0，对应的HPBW约为±80°， ±60°， ±45°。计算它们在扫描角±60°时的Hannan极限：
- a=0.4 (HPBW ±80°)：极限值在法线方向很低（约103%），在±60°时变得容易接近，但法向增益本身较低。
- a=2.0 (HPBW ±45°)：极限值在±60°时远超100%，这意味着在该角度下，单元自身方向性极低，阵列几乎不可能有效扫描到此角度。
- a=1.0 (HPBW ±60°，即理想的cosθ形状)：极限值在整个扫描范围内是一个恒定的72.38%。
这个对比极具启发性。对于目标扫描范围为±60°的阵列，选择a=1.0（即准cosθ方向图）的单元是最优的。它在目标扫描区内提供了一个恒定且可逼近的效率上限，同时在法线方向也能保持较高的增益。而过于宽泛的波束（a=0.4）虽然扫描潜力大，却牺牲了法向增益；过于狭窄的波束（a=2.0）则根本不适合宽角扫描。因此，单元方向图与目标扫描范围的匹配度，是设计初期必须进行的关键权衡。
3. 提升EEE的工程实践：从理论极限到现实逼近
3.1 互耦：EEE的主要“杀手”与去耦必要性
理论极限指明了方向，但现实中让EEE远离这个极限的最大元凶，就是单元间的互耦。从能量守恒的角度可以直观理解：互耦意味着能量从一个单元“泄漏”到相邻单元，并被其负载吸收或散射掉，而不是有效地辐射出去。数学上，仅考虑互耦时，单元i的EEE可以近似表示为：
η_eee ≈ 1 - Σ|S_ij|²
其中，S_ij是单元i和j之间的S参数。求和项代表了从单元i耦合到所有其他单元的能量总和。这个公式清晰地表明，隔离度（-|S_ij|）每提升10 dB，EEE就有望提升几个百分点。在大型密集阵列中，互耦网络极其复杂，是导致EEE下降的首要因素。
因此，所有旨在提升EEE的努力，核心都围绕着降低互耦。这引出了工程上的核心挑战：如何在有限的空间内，有效抑制互耦，同时不恶化单元的辐射性能、阻抗带宽和扫描特性？
3.2 混合去耦策略（HDS）的设计哲学
面对大规模二维阵列中E面和H面互耦机制不同的问题，单一的去耦方法往往捉襟见肘。我们的思路是：分而治之，混合施策。这就是混合去耦策略（Hybrid Decoupling Strategy, HDS）的由来——针对不同的耦合机理，采用最匹配、最简洁的局部解决方案，然后将其整合。
1. E面去耦：抑制差分模（DM）电流当两个单元沿E面（电场主极化方向）排列时，耦合主要由差分模（DM）电流产生。如图11所示，受激单元（i）上的电流为同向的共模（CM），而相邻单元（j）上感应出的电流则是反向的DM。DM电流是典型的耦合模式，几乎不辐射，却消耗能量。 我们的对策是在两个单元之间引入一条金属条带并串联两个电感（图12）。其工作原理是：这条额外的路径为DM电流提供了一个低阻抗的回路，使其被“短路”掉，从而无法在相邻单元的端口激励起大的电压。而功能性CM电流的路径基本不受影响。仿真和实测均表明，这一简单结构能将E面相邻单元的隔离度从约13 dB提升至27 dB以上，效果显著。
2. H面去耦：抵消共模（CM）耦合信号H面（垂直于电场方向）的情况则不同。如图15a所示，此时相邻单元上的感应电流也是CM，但其方向与受激单元相反。由于CM是辐射所需的功能模式，我们不能像在E面那样去抑制它。 因此，我们采用了去耦网络（Decoupling Network, DN）。如图15c所示，我们设计了一个T形微带电路，连接在两个单元的馈电端口之间。DN的工作原理是信号抵消：它产生一个额外的耦合信号S_DN，使其与原始互耦信号S_coup幅度相等、相位相反（相差180°），即满足S_coup + S_DN ≈ 0。通过精细调整DN中微带线的长度和宽度，可以在工作频点（5.75 GHz）上满足这一条件。实测结果显示，H面隔离度从15 dB提升到了30 dB。
实操心得：DN设计的核心：DN的设计本质是一个阻抗匹配和相位调整问题。我们先用ADS（先进设计系统）的优化工具进行初步电路仿真，快速确定微带线尺寸的大致范围，然后再导入HFSS进行全波仿真和微调。这个过程需要反复迭代，因为电路仿真无法完全考虑辐射和表面波的影响。记住，最终目标是在整个工作频带内，而不仅仅是中心频点，实现良好的隔离。
3.3 单元选型：准cosθ方向图磁偶极子天线
根据扩展Hannan极限的指导，我们选择了具有准cosθ方向图的宽波束天线作为阵列单元。具体采用了一种磁偶极子天线结构（图8），它由一个驱动贴片和一个寄生贴片构成，并加载了短路针。短路针在贴片边缘形成了短路壁，使得开口端等效为磁流，从而在E面获得了很宽的波束（HPBW约±60°）。寄生贴片则用于拓展H面波束宽度（HPBW约±55°）并协助阻抗匹配。该单元尺寸紧凑（约0.25λ₀ × 0.33λ₀），非常适合用于单元间距为0.48λ₀（25 mm @ 5.75 GHz）的密集阵列。
4. 8×8宽角扫描阵列：从设计到验证的全流程
4.1 阵列集成与去耦结构实现
基于上述设计，我们构建了一个8×8的平面相控阵。单元按25 mm间距等间距排列。HDS被系统地应用于整个阵列：
- E面去耦：在所有行方向的相邻单元间，集成金属条带和电感结构。
- H面去耦：为每一列单元设计独立的T形DN。由于阵列边缘和中心的互耦环境略有差异，我们为不同列（如图17中的DN1， DN2， DN3）优化了稍有不同的DN参数（具体尺寸见附录表A-1）。所有DN被制作在底层介质板上，通过金属化过孔与顶层的辐射贴片相连。
制作完成的阵列原型如图19所示。上层是辐射贴片层（Rogers 5880， 厚度1.5 mm），下层是集成了DN的馈电网络层（Rogers 5880， 厚度0.762 mm）。
4.2 性能测试与数据分析
我们对原型进行了全面的S参数和辐射方向图测试。
1. 隔离度提升测试结果（图20， 21）令人满意。以几个代表性端口对为例：
|S₁,₂|(E面相邻)：从15.8 dB提升至34.8 dB。|S₁,₉|(H面相邻)：从12.9 dB提升至28.8 dB。|S₂₈,₃₆|,|S₃₅,₃₆|(阵列内部单元)：均有13.5 dB到22.5 dB的显著提升。平均隔离度提升达到了18.3 dB，同时所有端口的阻抗带宽（3%）得以保持，证明了HDS的有效性。
2. 波束扫描与增益提升阵列的波束扫描性能通过仿真和实测进行了验证。我们设置了从法向到±65°（E面）/±60°（H面）的多个扫描状态。表1的数据清晰地展示了去耦带来的收益：
- 对于完整的8×8阵列，在整个扫描范围内，平均实现增益提升了约0.74 dB。在扫描极限角度（如State 5/6），增益提升更为明显（约1.1 dB）。
- 对于一个1×8的子阵列，使用软件无线电（SDR）进行相位控制并实测，增益提升效果更显著：E面扫描平均增益提升1.81 dB，H面平均提升1.03 dB（表2）。子阵列提升更明显，是因为去耦对小型阵列的相对影响更大。
方向图测试结果（图22， 23， 24）表明，阵列在E面实现了±65°扫描，H面实现了±60°扫描，且在整个扫描过程中方向图形状保持良好，未出现严重畸变或栅瓣。
4.3 EEE提升：接近Hannan极限
最终，我们最关心的指标——EEE得到了大幅改善。图25和图26展示了去耦前后EEE与（扩展）Hannan极限的对比。
- 法向辐射时：EEE从57.64%提升至66.00%，更接近78.5%的经典Hannan极限。
- 波束扫描时：在±65°（E面）和±60°（H面）的扫描范围内，EEE平均提升了约12.64%。提升幅度在扫描边缘更大，因为此处的互耦影响更为严重。
这些数据有力地证明，通过精心设计的HDS，我们成功地抑制了互耦，使得阵列单元在扫描时能更有效地协同工作，将EEE向理论极限推进了一大步。尽管DN会引入微小的插入损耗，但其带来的去耦收益远大于损耗，净效果是积极的。
5. 设计复盘与关键问题排查
5.1 常见设计陷阱与规避策略
在实际将扩展Hannan极限理论与HDS工程结合的过程中，我们踩过一些坑，也总结出以下关键点：
- 单元方向图与扫描范围的错配：这是最根本的错误。如果设计目标是±60°扫描，却选择了一个H面HPBW只有±40°的单元，那么无论怎么去耦，在扫描边缘的EEE都会极低，增益急剧下降。务必在仿真单个单元时，就确认其3D方向图形状是否接近
cosθ，以及HPBW是否覆盖目标扫描区。 - 去耦结构的带宽与扫描稳定性：我们设计的DN和E面去耦结构在中心频点5.75 GHz效果最佳。但在实际宽带系统中，需要评估去耦效果在整个频带内的稳定性。有时，强去耦可能只在窄带内有效，扫描时特性会漂移。建议在仿真中扫描频率和相位（模拟扫描角），观察S参数和单元有源反射系数的变化是否平缓。
- 大规模阵列的仿真与优化复杂度：全波仿真一个8×8阵列（64个端口）极其耗时。我们的策略是先仿真并优化2×2的子阵列，确保E面和H面去耦结构在子阵列中工作良好。然后，再抽取中心区域的典型单元（如(4,4)单元）及其周边环境进行局部仿真，验证其在大型阵列环境中的性能。最后再进行全阵列仿真验证。这能极大提升设计效率。
- 加工与装配误差：特别是DN中微带线的宽度和长度、电感器的焊接值，对去耦效果非常敏感。我们第一次加工时，因蚀刻精度问题导致DN微带线宽偏差约0.1mm，结果隔离度恶化超过5 dB。必须在版图文件中明确标注关键尺寸的公差要求，并在装配后进行矢量网络分析仪（VNA）的逐端口测试，与仿真结果对比。
5.2 混合去耦策略的适用性与变通
我们的HDS结合了无源结构（金属条带）和有源网络（DN），取得了良好效果，但它并非唯一解。工程师需要根据具体约束条件灵活变通：
- 剖面高度极度敏感：如果系统要求天线阵列高度极低，可能没有空间放置额外的DN层。此时可考虑使用“去耦表面”或“电磁带隙（EBG）结构”等平面化方案，虽然设计更复杂，但能节省纵向空间。
- 双极化或多频段阵列：对于双极化单元，E面和H面的概念变得模糊，互耦模式更复杂。可能需要设计更复杂的多维去耦网络，或者利用特征模分析来设计自解耦的单元。
- 超大规模阵列：对于数百甚至上千单元的阵列，为每一对相邻单元都设计独立的DN是不现实的。此时，基于周期结构特性的“去耦表面”或利用阵列外围单元的“波陷”技术可能更具可扩展性。
5.3 性能评估清单
在完成一个相控阵设计后，建议按照以下清单评估其性能是否达标：
- 隔离度：所有相邻单元（E面和H面）的
|S_ij|是否均优于-20 dB？（目标-25 dB以上更佳）。 - 有源驻波比（Active VSWR）：在目标扫描范围内（如±60°），所有单元的有源VSWR是否小于2.5？扫描边缘是否恶化严重？
- EEE与Hannan极限的差距：计算法向及几个关键扫描角（如±30°， ±45°， ±60°）的EEE。它距离扩展Hannan极限还有多远？如果差距超过15%，说明互耦或单元方向图仍有较大优化空间。
- 增益扫描损失：阵列法向增益与最大扫描角增益的差值是多少？一个设计良好的宽角扫描阵列，其扫描损失应相对平缓。E面±60°扫描损失通常在3-4 dB以内是可接受的。
- 方向图一致性：在不同扫描角下，主瓣宽度、旁瓣电平是否变化可控？是否出现栅瓣或盲点？
这次将Hannan极限扩展到波束扫描领域，并成功用混合去耦策略提升EEE的实践，让我深刻体会到天线设计中“理论指导实践，实践验证理论”的闭环价值。扩展的Hannan极限公式就像一个“预言家”，提前告诉我们性能的天花板在哪里；而HDS等工程手段则是我们用来“摸高”的工具。最终，那个平均12.64%的EEE提升和18.3 dB的隔离度改善，就是理论计算与全波仿真、加工测试反复迭代后的成果。对于未来的设计，我的体会是，在项目初期多花时间在单元选型和理论计算上，明确性能边界，远比在后期盲目调试去耦结构要高效得多。
