AdderCNN：用加法神经网络实现200Gbaud光通信高效均衡

1. 项目概述：当光通信撞上“加法”神经网络

在数据中心内部，服务器之间海量数据的快速搬运，就像城市里永不停歇的物流系统。随着单通道速率向200Gbaud乃至更高迈进，光互连技术正面临着一个核心矛盾：对信号处理性能的极致追求，与硬件实现上功耗、面积和延迟的严苛限制。传统的强度调制/直接检测（IM/DD）系统因其结构简单、成本低廉，是短距互连的主流选择。但信号在光纤中奔跑时，会遭遇色散、带宽瓶颈以及调制器自身非线性带来的“路障”，导致码间干扰，让接收端难以分辨“0”和“1”。

为了扫清这些路障，数字信号处理中的均衡器扮演着交通警察的角色。从经典的线性前馈均衡器到复杂的非线性Volterra均衡器，它们都在努力恢复信号原貌。近年来，神经网络凭借其强大的非线性拟合能力，成为均衡领域的一匹黑马，性能往往能超越传统方法。然而，这匹“黑马”有个大胃口：它极度依赖乘法运算。在硬件上，乘法器是面积和功耗的“大户”，一个32位乘法器的硬件开销可能是加法器的数十倍。当我们需要在FPGA或ASIC上实现实时、低延迟的均衡时，传统神经网络的这个“胃口”就成了难以承受之重。

这时，一项源自计算机视觉领域的技术——加法卷积神经网络进入了我们的视野。它的核心思想极其巧妙且大胆：用加法和绝对值运算，彻底取代神经网络中的乘法运算。最初这项技术是为了让手机、摄像头等边缘设备也能高效运行AI模型。我们不禁要问：这种“节俭”的神经网络，能否在追求极致效率的光通信均衡战场上，同样大放异彩？

本文将深入拆解我们如何将AdderCNN这一“减法艺术”应用于200Gbaud IM/DD光互连系统。我们将从系统面临的真实损伤出发，剖析AdderCNN如何在不牺牲性能的前提下，实现计算复杂度的“断崖式”下降。无论你是从事光通信系统设计的工程师，还是对高效能AI硬件实现感兴趣的研究者，这篇文章都将为你展示一条从算法创新到硬件友好实现的清晰路径。

2. 核心思路：为什么是“加法”而不是“乘法”？

要理解AdderCNN的价值，我们首先得看清传统神经网络均衡器的“痛点”所在，并弄明白加法操作何以能成为乘法的替代品。

2.1 传统神经网络均衡器的计算瓶颈

在一个典型的用于均衡的一维卷积神经网络中，核心操作是卷积。对于每一个输出符号，网络都需要执行大量如下形式的运算：输出 = 激活函数( Σ (输入切片 * 卷积核权重) + 偏置 )。这里的“*”就是点积，包含了大量的乘积累加运算。

在硬件层面，乘法运算远比加法复杂。一个32位浮点乘法器所需的逻辑门数量、功耗和计算延迟，通常是同等位宽加法器的10倍以上。当均衡器需要以200Gbaud的符号率实时运行时（即每秒处理2000亿个符号），每个符号哪怕只多出几十个乘法，累积起来的硬件开销和功耗都是灾难性的。这使得许多性能优异的神经网络模型只能停留在论文仿真阶段，难以部署到实际的收发芯片中。

2.2 AdderCNN的核心算子：L1距离替代点积

AdderCNN的灵感来源于一个简单的数学观察：衡量两个向量相似度，除了点积，还可以用距离。具体来说，它用L1距离（曼哈顿距离）的负数来替代传统的点积运算。

• 传统CNN卷积：相似度 = Σ (输入_i * 权重_i)
• AdderCNN卷积：相似度 = - Σ | 输入_i - 权重_i |

我们来解读一下这个变化：

1. 消除乘法：最明显的变化，所有的乘法*被替换成了减法-和绝对值| |运算。
2. 物理意义：点积衡量的是向量方向的一致性（夹角余弦）。而L1距离衡量的是向量各维度差异的绝对值之和。当输入和权重越接近时，L1距离越小，其负值就越大，从而也能产生一个大的“激活”值。这意味着，AdderCNN通过衡量“差异”而非“乘积”来提取特征，在数学上是等效的另一种特征提取方式。
3. 硬件友好：减法和绝对值运算在硬件上可以非常高效地实现。减法可以通过补码转换为加法。绝对值运算通常只需要一个条件取反电路。更重要的是，它们避免了使用复杂的乘法器单元。

2.3 从卷积层到全连接层：统一的加法变换

这一思想可以贯穿整个网络：

• 卷积层：如上所述，将乘积累加替换为差异的绝对值累加。
• 全连接层：传统全连接层是y = Wx + b，一个矩阵向量乘法。在AdderCNN中，被替换为y = - Σ | x - W | + b。这里，W的每一行代表一个输出神经元对应的权重向量，计算该神经元输出时，计算输入向量x与权重向量W_i的L1距离的负值，再加上偏置。

通过这种统一的替换，整个神经网络的前向传播过程可以完全摆脱乘法器。下图直观对比了两种运算的差异：

传统CNN卷积： 输入: [0.5, 0.8, 0.2] 卷积核: [0.7, -1.4, 0.3] 运算: (0.5*0.7) + (0.8*-1.4) + (0.2*0.3) = 0.35 - 1.12 + 0.06 = -0.71 AdderCNN卷积： 输入: [0.5, 0.8, 0.2] 卷积核: [0.7, -1.4, 0.3] 运算: - ( |0.5-0.7| + |0.8-(-1.4)| + |0.2-0.3| ) = - (0.2 + 2.2 + 0.1) = -2.5

可以看到，虽然计算的数值结果不同，但经过后续的批量归一化和Sigmoid激活函数后，这种差异可以被网络自适应地学习和补偿，最终达到相似的分类或均衡效果。

注意：AdderCNN并非在所有任务上都能完美替代CNN。它在图像分类等任务上已被验证有效，但在光通信均衡这个特定任务中，其有效性需要实验验证。我们的工作正是要回答：在IM/DD系统复杂的非线性损伤背景下，这种“节俭”的网络是否依然“能干”？

3. 系统架构与AdderCNN均衡器设计

有了核心算法的支撑，我们需要将其嵌入到一个完整的高速光通信系统框架中，并设计出具体的网络结构。

3.1 200Gbaud IM/DD实验系统搭建

我们的验证平台是一个追求极限速率的O波段（1310nm）光互连系统，目标是实现200Gbaud（即200G波特率，对于OOK调制，比特率等于波特率）的无光放大传输。

核心发射器件：环形谐振腔调制器系统的心脏是一个26 GHz带宽的O波段环形谐振腔调制器。选择RRM而非传统的马赫-曾德尔调制器，主要出于以下几点考量：

1. 高带宽与紧凑尺寸：RRM利用谐振效应，可以用很小的物理尺寸（微米级环半径）实现高速调制，非常适合高集成度的硅光芯片。
2. 低功耗：RRM属于电吸收型调制，驱动电压需求较低（实验中仅需1.5V反向偏压）。
3. 挑战：RRM会引入显著的非线性失真和码间干扰，这恰恰是考验均衡器性能的“试金石”。

实验链路流程：

1. 发射端：长伪随机序列经过OOK映射和滚降系数为0.4的根升余弦脉冲成形后，由256 GSa/s的任意波形发生器产生电信号，驱动RRM调制连续激光器发出的光载波。
2. 信道：调制后的光信号经过500米的标准单模光纤传输，主要引入色散损伤。
3. 接收端：100 GHz带宽的光电探测器将光信号转换为电信号，经电放大器放大后，由256 GSa/s的实时示波器采样。
4. 关键点：整个链路没有使用任何光放大器，这极大降低了系统成本和功耗，但也意味着接收光功率较低，信号损伤更严重，对接收机DSP和均衡算法的要求更为苛刻。

3.2 AdderCNN均衡器网络结构详解

针对上述系统，我们设计了一个专用于序列均衡的AdderCNN结构。其目标不是进行图像式的特征提取，而是对接收到的时序信号进行“清洗”，输出判决后的符号。

网络结构： 我们的均衡器是一个相对紧凑的序列到序列模型，具体结构如下：

输入层 -> [Adder卷积层1 -> 批归一化1 -> Sigmoid] -> [Adder卷积层2 -> 批归一化2 -> Sigmoid] -> [Adder全连接层 -> 批归一化3 -> Sigmoid] -> 输出层

• 输入：一个长度为17的时序窗口，包含当前待判决符号及其前后各8个符号。这个窗口大小是通过实验权衡后确定的（见图5），足以捕获主要的码间干扰。
• Adder卷积层1：15个滤波器，卷积核大小为5。输入通道数为1（实值信号），输出15个特征图。
• Adder卷积层2：15个滤波器，卷积核大小为3。输入通道数为15，输出15个特征图。
• Adder全连接层：将第二个卷积层输出的特征图展平，通过一个加法全连接层映射为单个标量输出。
• 批归一化：每个加法层后都紧跟批归一化层。这至关重要，因为加法运算的输出分布可能与乘法不同，BN层可以稳定训练，加速收敛。
• 激活函数：全部使用Sigmoid函数，将输出约束在(0,1)之间，对应于OOK的“0”和“1”。
• 输出：一个介于0和1之间的值，通过阈值（通常为0.5）判决为0或1。

为什么选择这个结构？

1. 双层卷积：第一层较大核（5）用于捕获较宽时间范围内的相关性，第二层较小核（3）进行更精细的特征提炼。两层结构足以建模IM/DD系统中的记忆性和非线性。
2. 滤波器数量：通过网格搜索（见图6的BER热力图），我们发现每层15个滤波器能在性能和复杂度间取得最佳平衡。少于15个，性能下降；多于15个，性能提升微乎其微，但参数和计算量线性增长。
3. 无池化层：在均衡任务中，我们需要输入输出符号一一对应，因此不能使用会降低时间分辨率的池化层。

3.3 训练策略与实现细节

要让这个“另类”的网络工作起来，训练策略上有一些需要注意的地方：

1. 损失函数与优化器：

• 使用均方误差损失，这是回归和均衡任务的常见选择。
• 使用Adam优化器，其自适应学习率特性对这类问题通常很有效。

2. 学习率与预热：

• 采用学习率预热策略，初始学习率极低（1e-6），逐步提升至1e-2。这有助于AdderCNN在训练初期稳定地找到优化方向，避免梯度爆炸或消失。

3. 迁移学习：

• 这是一个非常实用的技巧。我们首先在信道条件相对较好（背靠背传输，接收光功率4 dBm）的200Gbaud数据上对网络进行“预训练”。
• 然后，将这个预训练好的模型权重，作为其他更恶劣条件（如更低光功率、500米光纤后）下训练的初始值。
• 好处：大幅缩短训练时间，提高收敛稳定性，尤其对于资源有限的硬件部署，能快速适配不同工况。

4. 批量归一化的融合：

• 在训练阶段，BN层是独立的。
• 在推理/部署阶段，BN层的参数（缩放因子γ和偏移量β）可以融合到前一层的权重和偏置中。这是一个关键的部署优化，能消除推理时BN层的计算开销，实现网络结构的“扁平化”。

实操心得：AdderCNN的训练收敛性：一开始我们担心替换乘法会影响梯度流动，导致训练困难。但实验发现，在适当的初始化（如Xavier初始化）和上述训练策略下，AdderCNN的收敛速度与经典CNN相差无几（1121轮 vs 1372轮）。这表明，对于均衡这类任务，网络更关注特征的相对关系而非精确的数值计算方式，加法操作提供的梯度信息足以引导网络找到最优解。

4. 复杂度分析：量化评估“减法”带来的收益

说AdderCNN复杂度低，不能只凭感觉，需要有硬核的指标来证明。我们引入了三个层层递进的复杂度度量指标，从不同维度揭示其优势。

4.1 复杂度度量指标的三重奏

1. 实乘法数：最直观的指标。在传统CNN中，这是计算开销的大头。AdderCNN的目标很明确：将此指标降为0。对于我们的网络，经典CNN需要8565次实乘法/符号，而AdderCNN为0。

2. 比特操作数：当考虑定点数或量化部署时，仅统计乘法次数不够。BOP考虑了在比特级别上进行一次加法或乘法所需的逻辑门操作总数。它由操作数位宽决定，更能反映在FPGA/ASIC上的真实计算成本。

   • 计算公式（以卷积层为例）：
     • CNN的BOP ≈输出长度 * 滤波器数 * [ (输入通道*核大小) * (权重位宽*输入位宽) + (输入通道*核大小 - 1) * (累加器位宽) ]
     • AdderCNN的BOP ≈输出长度 * 滤波器数 * [ (2 * 输入通道 * 核大小 - 1) * (累加器位宽) ]
   • 核心差异：CNN公式中的(权重位宽*输入位宽)项对应乘法成本，这项在AdderCNN中消失了，取而代之的是更多的加法（体现在系数2上），但加法的比特成本远低于乘法。

3. 加法器与移位器数量：这是一个更贴近硬件资源的指标，尤其适用于权重经过量化、可以用移位加法来实现乘法的场景（如将乘法a * 7实现为a<<3 - a）。它统计了完成一次前向传播所需的基本算术单元（加法器、移位器）的数量。

   • 核心结论：由于AdderCNN完全避免了乘法，其NABS值几乎全部来自加法累加操作，因此大幅低于需要实现量化乘法的CNN。

4.2 性能-复杂度权衡：数据说话

我们在32位全精度和7位量化两种情况下，对比了AdderCNN与经典CNN的复杂度和性能。

32位全精度结果：

• 误码率：AdderCNN为1.27e-3，CNN为1.15e-3，两者均远低于7%开销硬判决前向纠错门限，且性能非常接近。
• 复杂度降低：
  • 实乘法：从8565降至0（降低100%）。
  • BOP：从约934万降至约116万（降低87.6%）。
  • NABS：从约1893万降至约58万（降低96.9%）。

7位量化结果：

• 误码率：AdderCNN在7位量化下，BER仍能保持在FEC门限之下。
• 复杂度进一步降低：相比其自身的32位版本，7位AdderCNN的BOP和NABS进一步降低了约72%和71%。

与传统均衡器对比： 我们将AdderCNN与99抽头FFE、FFE+DFE以及三阶Volterra均衡器进行了对比。在200Gbaud、500米传输后，为达到相同的FEC门限误码率，AdderCNN所需的接收光功率比FFE+DFE降低了约0.6 dB。这0.6 dB的“灵敏度”提升，在光模块功耗预算极其紧张的今天，意义重大。

深度解析：为什么复杂度降低如此显著？根本原因在于硬件中乘法与加法的实现成本差异。一个32位整数乘法器在ASIC中可能需要数千个逻辑门，而一个32位加法器仅需数百个。AdderCNN将网络中成千上万的乘法操作替换为加法和减法，这些减法在硬件中可通过补码转化为加法。因此，从硬件资源占用的角度看，节省是数量级的。这对于将神经网络集成到光收发芯片的DSP核心中至关重要，因为它直接决定了芯片的面积、功耗和成本。

5. 硬件部署考量与量���实践

优异的仿真性能只是第一步，能否在真实的硬件上高效运行，才是AdderCNN价值的最终试金石。

5.1 从浮点到定点：量化感知训练

神经网络通常在浮点数上训练和推理，但硬件（尤其是FPGA和ASIC）更擅长处理定点数。直接将训练好的浮点模型转换为低精度定点数，往往会导致精度严重损失，这就是量化过程。

我们采用量化感知训练技术来保证7位AdderCNN的性能：

1. 在训练中模拟量化：在训练的前向传播过程中，我们在权重和激活值上插入“量化”和“反量化”操作。这些操作模拟了整数运算的舍入效应，但反向传播时仍使用浮点梯度（直通估计器）。
2. 让网络适应量化噪声：通过这种方式，网络在训练阶段就“感知”并学会了抵抗低精度计算引入的噪声，从而在真正部署到低精度硬件时，性能下降最小。
3. 结果：如图9所示，通过QAT，7位精度的AdderCNN依然能将BER维持在FEC门限之下。而如果采用训练后量化，可能需要8位甚至更高精度才能达到相同水平。

5.2 硬件实现蓝图：FPGA/ASIC的优势

在通用GPU上测试时，我们发现一个有趣的现象：AdderCNN的推理速度反而比经典CNN慢。这是因为当前的深度学习框架（如PyTorch、TensorFlow）和其底层计算库（如cuDNN）对基于乘法的卷积操作进行了极度优化，使用了高度优化的矩阵乘法核。而AdderCNN的自定义操作在GPU上只能作为一系列未优化的逐元素操作执行，无法利用这些优化。

然而，在FPGA和ASIC上，故事完全不同：

• 定制化数据流：我们可以为AdderCNN设计专用的数据流架构，将连续的减法和绝对值累加操作流水线化，每个时钟周期都能处理新的数据。
• 资源复用：由于操作单一（主要是加法和寄存器），计算单元可以设计得非常紧凑，并高效复用。
• 低功耗：消除了功耗最大的乘法器单元，整体动态功耗有望大幅下降。
• 并行化：多个滤波器可以并行计算，充分利用硬件并行性来满足200Gbaud的高吞吐率要求。

一个简化的硬件模块设想：

输入缓存 -> [减法器阵列] -> [绝对值单元] -> [多级加法树] -> [累加寄存器] -> [加偏置/激活] -> 输出

整个数据路径清晰、规整，非常适合用硬件描述语言进行流水线设计。

5.3 与传统DSP模块的集成

在实际的光接收机DSP流水线中，均衡器只是其中一环。AdderCNN需要与时钟恢复、增益控制、前向纠错等模块协同工作。

• 接口：需要定义清晰的定点数数据接口（如7位有符号整数）。
• 流水线协调：AdderCNN均衡器本身的延迟需要被测量并纳入整个接收机时序预算。
• 训练与配置：芯片出厂前或系统启动时，可以通过微控制器将训练好的权重和BN参数加载到均衡器的存储单元中。对于可重构系统，甚至可以在线更新权重以适配不同的链路条件。

避坑指南：硬件部署的挑战：

1. 数值范围：加法运算可能导致中间结果的动态范围与乘法不同，需要在硬件设计时仔细确定各层数据的位宽，防止溢出。批归一化层的融合能有效缓解此问题。
2. 激活函数实现：Sigmoid函数在硬件中通常通过查找表实现。需要根据精度要求，设计合适大小的LUT。
3. 训练与推理的一致性：必须确保硬件中实现的定点数运算（包括舍入模式）与QAT过程中模拟的量化器完全一致，否则会导致性能损失。
4. 测试验证：需要构建完整的硬件在环测试平台，将真实的ADC采样数据输入硬件模型，验证其误码率性能是否与软件仿真匹配。

6. 总结与展望

通过将AdderCNN这一“减法艺术”引入高速IM/DD光互连系统，我们成功演示了在200Gbaud速率下，仅用加法操作即可实现高性能非线性均衡。实验证明，在保持与经典CNN相当误码率性能的同时，AdderCNN能彻底消除乘法运算，在32位精度下将比特操作数和加法器数量降低近90%和97%。即便量化到7位，它依然能稳健工作，并进一步降低复杂度。

这项工作为下一代数据中心光互连的DSP设计提供了一个明确的方向：通过算法层面的革新，从根本上降低硬件实现的复杂度。AdderCNN不仅仅是一个均衡器，它更代表了一种设计哲学——在逼近香农极限的道路上，我们不仅要考虑通信理论的最优性，更要时刻将硅片上的面积、功耗和时钟周期纳入考量。

从我个人的工程实践角度看，这项技术的真正魅力在于其“可实现性”。它拆除了神经网络部署的一道关键壁垒，让实时、低功耗的AI赋能光通信变得触手可及。当然，前路仍有挑战，例如如何进一步压缩网络规模、探索更高效的激活函数、以及设计出高度优化的硬件IP核。但无论如何，AdderCNN已经为我们打开了一扇门，门后是一条通往更高效、更智能的光网络世界的可行路径。