STM32以太网调试日记：从MAC地址配置到PHY寄存器读写的实战手记
1. 硬件环境搭建与问题初现
那是一个周五的深夜，实验室只剩下示波器的蜂鸣声。我面前的STM32F407开发板已经连续工作了72小时，但以太网接口依然毫无反应。开发板上搭载的是LAN8720A PHY芯片，通过RMII接口与MCU连接。硬件设计参考了官方评估板，原理图检查了三遍，焊接也没发现问题，但就是无法建立链路。
关键硬件配置：
- MCU：STM32F407ZGT6
- PHY芯片：LAN8720A
- 接口类型：RMII
- 时钟配置：50MHz外部晶振提供PHY参考时钟
- 网络变压器：HR911105A
第一次上电时，我用万用表测量了所有电源引脚：
VDDA = 3.3V VDD = 3.3V PHY_VCC = 3.3V电压都正常，但PHY芯片的nINT/REFCLKO引脚始终为高电平，这意味着PHY没有产生任何中断，也没有输出参考时钟。
2. MAC地址配置的坑与解决方案
2.1 合法MAC地址获取
项目需要设备具有全球唯一的MAC地址。经过调研，发现有三种获取方式：
| 方式 | 成本 | 唯一性 | 适用场景 |
|---|---|---|---|
| 使用IEEE注册的OUI | $3000起 | 全球唯一 | 商业产品 |
| 使用本地管理地址 | 免费 | 局域网唯一 | 内部测试 |
| 随机生成 | 免费 | 可能冲突 | 原型开发 |
由于是原型阶段，我决定先使用本地管理地址。根据IEEE标准，本地管理地址的第二位必须为2、6、A或E。最终选择了这个格式：02:xx:xx:xx:xx:xx
2.2 STM32 MAC地址加载
在HAL库中，MAC地址需要通过以下结构体配置：
ETH_MACConfigTypeDef mac_config = { .Address = {0x02, 0x03, 0x04, 0x05, 0x06, 0x07}, .ChecksumOffload = ETH_CHECKSUMOFFLAOD_ENABLE, .Watchdog = ETH_WATCHDOG_ENABLE, .Jabber = ETH_JABBER_ENABLE, .InterFrameGap = ETH_INTERFRAMEGAP_96BIT };但实际测试发现，仅配置这个结构体还不够。还需要在PHY初始化完成后，通过MDIO接口写入PHY的特定寄存器。对于LAN8720A，需要操作以下寄存器：
- 特殊控制寄存器（0x1F）：设置为0x8000进入配置页
- MAC地址寄存器（0x08-0x0D）：写入6字节MAC地址
- 特殊控制寄存器（0x1F）：恢复为0x0000
3. PHY寄存器调试实战
3.1 基础寄存器诊断
通过逻辑分析仪抓取MDIO波形，发现PHY完全没有响应。于是决定先读取基本寄存器确认PHY状态：
uint16_t ReadPHYRegister(uint16_t reg) { HAL_ETH_ReadPHYRegister(&heth, PHY_ADDRESS, reg, &value); return value; } // 读取PHY ID uint16_t id1 = ReadPHYRegister(0x02); // 应返回0x0007 uint16_t id2 = ReadPHYRegister(0x03); // 应返回0xC0F1实际读到的都是0xFFFF，表明MDIO通信失败。检查发现是GPIO配置问题，RMII和MDIO共用部分引脚，需要特别注意：
正确的GPIO配置表：
| 引脚 | 功能 | 模式 | 备注 |
|---|---|---|---|
| PC1 | RMII_MDC | AF11 | 上拉 |
| PA2 | RMII_MDIO | AF11 | 上拉 |
| PC4 | RMII_RXD0 | AF11 | - |
| PC5 | RMII_RXD1 | AF11 | - |
| PG11 | RMII_TX_EN | AF11 | - |
| PG13 | RMII_TXD0 | AF11 | - |
| PG14 | RMII_TXD1 | AF11 | - |
3.2 链路状态排查
修改GPIO配置后，终于能读取PHY寄存器了。接下来检查链路状态：
uint16_t bmsr = ReadPHYRegister(0x01); // 基本模式状态寄存器 if(bmsr & 0x0004) { printf("链路已建立\n"); } else { printf("链路未连接\n"); }即使插上网线，链路状态依然为down。进一步检查自动协商寄存器：
// 配置自动协商 WritePHYRegister(0x04, 0x01E1); // 广告10/100全双工和半双工 WritePHYRegister(0x00, 0x1200); // 重启自动协商 // 等待协商完成 while(!(ReadPHYRegister(0x01) & 0x0020));4. 时钟配置的关键细节
在调试过程中，最棘手的问题是时钟配置。RMII接口需要精确的50MHz参考时钟，而我的设计最初使用了错误的时钟源：
时钟配置对比表：
| 配置方式 | 稳定性 | 硬件要求 | 适用场景 |
|---|---|---|---|
| PHY提供时钟 | 高 | 需PHY支持 | 推荐方案 |
| MCU提供时钟 | 中 | 需精确晶振 | 备用方案 |
| 内部PLL生成 | 低 | 无额外要求 | 不推荐 |
LAN8720A可以通过以下配置输出50MHz时钟：
// 进入扩展寄存器页 WritePHYRegister(0x1F, 0x8000); // 启用CLKOUT输出 WritePHYRegister(0x10, 0x0140); // 返回普通页 WritePHYRegister(0x1F, 0x0000);同时，STM32端需要正确配置时钟树，确保ETH时钟源与PHY同步。关键代码如下：
RCC_PeriphCLKInitTypeDef periph_clk_init = {0}; periph_clk_init.PeriphClockSelection = RCC_PERIPHCLK_ETH; periph_clk_init.EthClockSelection = RCC_ETHCLKSOURCE_PLL; HAL_RCCEx_PeriphCLKConfig(&periph_clk_init);5. 中断处理与性能优化
当链路终于建立后，又遇到了数据包丢失的问题。通过优化DMA和中断处理解决了这个问题：
关键优化点：
- 将ETH中断优先级设置为最高
- 使用双缓冲DMA配置
- 实现零拷贝接收机制
中断处理函数示例：
void ETH_IRQHandler(void) { if(__HAL_ETH_DMA_GET_FLAG(&heth, ETH_DMA_FLAG_R)) { // 处理接收中断 osSemaphoreRelease(rx_sem); __HAL_ETH_DMA_CLEAR_FLAG(&heth, ETH_DMA_FLAG_R); } if(__HAL_ETH_DMA_GET_FLAG(&heth, ETH_DMA_FLAG_T)) { // 处理发送中断 osSemaphoreRelease(tx_sem); __HAL_ETH_DMA_CLEAR_FLAG(&heth, ETH_DMA_FLAG_T); } }最终，通过逻辑分析仪捕获的MDIO波形显示所有寄存器读写正常，网络吞吐量测试达到94Mbps，接近理论最大值。这次调试经历让我深刻理解了以太网底层的工作原理，特别是时钟同步和中断处理对稳定性的关键影响。
