Intel也有类似AMD的"计算+IO分离"Chiplet方案，但思路和AMD略有不同——Intel叫Tile（芯粒）架构，用EMIB/Foveros先进封装互联，而非AMD那种基板级Infinity Fabric连一个中央IOD。
Intel的"类IOD"异构Chiplet方案
一、客户端（桌面/笔记本）——Meteor Lake / Arrow Lake (Core Ultra)
Intel从Meteor Lake（第14代/Core Ultra 1st）开始放弃Monolithic，拆成多个Tile：
Tile名称 | 功能 | 对应AMD类比 |
|---|---|---|
Compute Tile | P-Core/E-Core CPU核心 | CCD（计算Die） |
SoC Tile | 内存控制器(DDR5)、显示引擎、NPU、部分PCIe | IOD的部分功能 |
IO Tile | PCIe Root Port、Thunderbolt/USB PHY、Display PHY | IOD的IO部分 |
GPU Tile | Arc核显(Xe-LPG/Xe-LPG+) | — |
Base Tile | 底部主动基底(Foveros堆叠用)，负责电源/互联 | — |
Arrow Lake桌面首次用Tile化，Compute Tile用TSMC N3B，SoC/IO Tile用TSMC N6，Base Tile用Intel 22FFL
与AMD区别：IO和内存控制器被拆分到SoC Tile + IO Tile两个Chiplet里，不是合并成一个大IOD；Tile之间通过Foveros 3D堆叠+EMIB 2.5D横向互连，延迟更均匀
二、服务器端——Xeon 6 (Granite Rapids / Sierra Forest)
至强6是Intel首个真正把计算与IO分离的Chiplet Xeon：
Compute Tile(s)：Intel 3工艺，含P-Core或E-Core + L2/L3，Granite Rapids通常1~3个Compute Tile，Sierra Forest有12个小Compute Tile 3D堆叠在Base Tile上
IO Tile(s)：Intel 7工艺，含PCIe 5.0/CXL 2.0、UPI（跨Socket互联）、内置加速器(DSA/QAT/IAA)
SoC/Base Tile：含部分内存控制器（Granite Rapids将内存控制器放Compute Tile，IO Tile管外围），Sierra Forest额外有Active Base Die承载LLC和IMC
┌───────────┐ EMIB ┌───────────┐ EMIB ┌───────────┐ │ Compute │◄──────►│ Compute │◄──────►│ Compute │ ← Intel 3, P-Core │ Tile │ │ Tile │ │ Tile │ └─────┬─────┘ └─────┬─────┘ └─────┬─────┘ │EMIB │EMIB │EMIB ┌─────▼──────────────────────▼────────────────────▼─────┐ │ IO Tile ×2 (Intel 7) │ ← PCIe/CXL/UPI └────────────────────────────────────────────────────────┘（Sierra Forest在此基础上多了Foveros 3D堆叠的Compute Chiplet on Base Die）
三、与AMD IOD方案的核心差异
维度 | AMD (Zen 2~5) | Intel (Xeon 6 / Arrow Lake) |
|---|---|---|
互联方式 | 基板+Infinity Fabric 2.0（串行分组交换） | EMIB（2.5D桥）/Foveros（3D）点对点高密互连 |
IO集中程度 | 所有IMC+PCIe+USB全在1颗IOD | IMC常在Compute/SoC Tile，PCIe/外设在IO Tile，分散设计 |
扩展逻辑 | 加CCD即可（IOD不变） | 加减Compute Tile，IO Tile数量相对固定 |
NUMA特征 | 跨CCD访问需经过IOD→明显NUMA跳变 | Mesh/UPI逻辑统一，跨Tile延迟较均匀但仍存在 |
命名 | CCD + IOD (cIOD/sIOD) | Compute Tile + IO Tile + SoC Tile（无"IOD"一词） |
小结
✅Intel有类似AMD的异构Chiplet分离方案，客户端叫Tile架构（Meteor/Arrow Lake），服务端Xeon 6明确分出Compute Tile和IO Tile。
❌Intel没有像AMD那样单独定义一颗大"I/O Die"集中所有南北桥功能，而是把IMC、PCIe、显示等拆分到SoC Tile/IO Tile/Base Tile中，通过EMIB/Foveros先进封装互联。
若关注Chiplet互连协议层面：Intel力推UCIe（Universal Chiplet Interconnect Express）作为Die-to-Die标准，与AMD私有Infinity Fabric形成生态路线差异。
