1. 实验箱中的6116 RAM初探
第一次在实验箱上见到6116 RAM芯片时，我盯着这个24脚的小东西看了半天。这块指甲盖大小的存储芯片，居然能存放2048个8位数据——相当于半篇纯文本版《红楼梦》的字数。作为典型的静态随机存储器(SRAM)，6116有三个关键控制引脚：/CE（片选）、/OE（读使能）和/WE（写使能），它们就像存储器的"门卫"，决定着数据进出的时机。
实验箱上最引人注目的是两排LED灯：黄色地址灯显示A7-A0的二进制状态，绿色数据灯实时反映D7-D0的数据流。当拨动实验箱的开关时，这些灯就像会跳舞的萤火虫，明暗变化间透露着总线上的数字秘密。记得第一次成功让LED灯按预设模式点亮时，那种操控硬件的真实感比任何仿真软件都来得强烈。
2. 总线信号的三重奏
计算机总线就像一套精密的交通系统，由地址总线、数据总线和控制总线组成。在6116实验中，8位地址总线通过74LS273锁存器保持稳定，就像GPS坐标锁定存储位置；数据总线则像双向车道，通过74LS245三态门控制数据流向。
最有趣的是控制信号的配合：
- 写操作时，/CE和/WE同时拉低，就像同时按下"门禁卡"和"入库按钮"
- 读操作时，/CE和/OE激活，如同开启"出库通道"
- T3脉冲的上升沿是关键时间节点，就像交响乐指挥的起拍动作
通过逻辑分析仪捕捉到的波形显示，地址建立时间(tAS)必须早于写信号有效，这个时间差就像跳交谊舞时的提前引带动作。实测中发现，如果时序配合失误，写入的数据就会像错拍舞者一样"踩脚"——数据显示灯会出现随机乱码。
3. 存储器读写的微观时序
深入分析读写时序就像用慢镜头观察子弹穿透苹果的瞬间。写周期开始时，地址总线先稳定下来（约50ns），接着数据总线准备好要写入的值。当/WE信号变低时，芯片内部就像打开一道水闸，数据在T3上升沿被"冻结"在存储单元中。
读操作则更体现硬件设计的精妙：
- 地址锁存器在LDAR信号控制下捕获地址
- /OE激活后，6116内部的数据通过三态门"涌向"数据总线
- 数据总线上的LED灯会在约120ns后稳定显示
特别要注意的是总线冲突问题。有次实验时忘记将开关拨到高电平，导致多个设备同时向总线发送数据，就像多辆车抢道，结果数据灯显示的值完全混乱。这个教训让我深刻理解了"总线仲裁"的重要性。
4. 地址锁存器的关键作用
74LS273锁存器在系统中扮演着交通警察的角色。当LARI为高电平时，T3脉冲的上升沿会将当前数据总线低8位"定格"为地址。这个过程就像快递分拣员扫描包裹条形码：
// 74LS273行为模型 always @(posedge CLK or posedge CLR) begin if(CLR) Q <= 8'b0; else if(G) Q <= D; // G为锁存使能信号 end实验中发现一个有趣现象：如果忘记给锁存器清零，之前残留的地址会导致数据写入"错位"，就像把新书塞进了别人的邮箱。这让我联想到操作系统中的"内存碎片"问题——计算机组成原理中的很多概念，在硬件和软件层面其实是相通的。
5. 三态门的双向魔法
74LS245三态门是总线上的智能开关，其工作原理就像可反转的旋转门：
- 当DIR=1时，数据从A端流向B端（CPU→存储器）
- 当DIR=0时，数据反向传输（存储器→CPU）
- 当/OE=1时，输出呈高阻态，就像门被锁死
通过示波器测量发现，三态门的切换延迟约15ns。这个短暂的"空白期"如果不加以考虑，就会导致总线冲突。在调试开关控制实验时，我曾因为忽略了这个延迟，导致读取的数据总是比预期慢半拍。
6. 实验中的"踩坑"实录
在完成"往FF地址写入AABB"的任务时，我遇到了典型的时序问题：
- 先设置地址总线为FF（开关向上拨动）
- 然后设置数据总线为AA（第一次拨动）
- 接着设置数据总线为BB（第二次拨动）
- 最后触发写脉冲
但数据显示灯始终只显示BB。通过逻辑分析仪发现，原来是写脉冲宽度不足。调整T3脉冲发生器后，数据才完整写入。这个经历让我明白：硬件设计必须考虑所有信号的建立时间和保持时间。
另一个常见错误是忘记片选信号。6116就像个"选择性耳聋"的门卫，只有当/CE引脚被激活时，它才会理会其他控制信号。有组同学折腾半小时没反应，最后发现是片选线接触不良——这再次验证了"80%的硬件问题都是接触不良"的真理。
7. 从实验看计算机体系结构
这个简单的存储器实验，其实是冯·诺依曼架构的微观体现。地址总线对应"存储程序"概念，数据总线实现"二进制编码"，控制总线完成"顺序执行"。当我们在实验箱上手动输入指令和数据时，本质上是在模拟CPU的取指-译码-执行周期。
通过测量发现，完整读写周期约500ns。对比现代DDR4内存的15ns访问时间，不得不感叹技术进步的神速。但无论技术如何发展，存储器的核心原理——用地址定位、用电平存储、用时序同步——始终未变。这或许就是计算机组成原理课程的魅力所在：它揭示的是计算设备最本质的运行规律。
