深入解析TI TPS25740B USB PD控制器：从协议到实战设计

1. 项目概述：为什么我们需要一颗专用的USB PD控制器？

如果你最近拆解过任何一款支持USB Type-C充电的笔记本电脑电源适配器、显示器或者高端手机充电器，大概率会在其主板上看到一颗或几颗不起眼的“小黑块”——USB PD控制器。这玩意儿是干什么的？简单说，它就是整个Type-C供电系统的“大脑”和“交警”。没有它，你的100W充电器可能无法和你的笔记本“握手”成功，或者更糟，因为错误的电压电流匹配而损坏设备。

USB Power Delivery（USB PD）协议的出现，彻底改变了USB接口只能提供5V/0.5A或5V/3A（Type-C）的刻板印象。它允许通过一根USB Type-C线缆，在源端（比如充电器）和受电端（比如电脑）之间进行复杂的“谈判”，动态协商出从5V到最高48V（PD 3.1）、功率高达240W的供电方案。这个过程听起来简单，实则背后是一套极其严谨的通信协议、时序要求和安全机制。

TPS25740B就是德州仪器（TI）推出的一款专门面向“源端”（Source，即供电方）的USB PD 2.0控制器。它把上述复杂的“谈判”和“管理”工作全部集成在了一颗芯片里。这意味着，作为一个电源工程师，你不需要自己去编写复杂的BMC（双相标记编码）通信协议栈，不需要精确计算各种保护阈值和延时，更不需要担心如何通过USB-IF的合规性认证。TPS25740B帮你把这些脏活累活都干了，你只需要按照它的“指挥”，搭建好外围的功率路径和反馈电路，就能做出一个合规、安全、可靠的USB PD电源。

那么，这颗芯片具体解决了哪些痛点呢？第一是协议合规性，它确保了你的产品能和其他任何合规的USB PD设备正常通信和供电。第二是安全性，内置的过压（OVP）、过流（OCP）、欠压（UVP）保护，以及复杂的放电逻辑，能有效防止设备损坏甚至起火。第三是设计的简便性，它通过几个简单的配置引脚（如HIPWR， PSEL）和输出控制引脚（如CTL1-3），就能让你灵活定义电源的输出能力（比如是支持5V/9V/15V/20V，还是5V/9V/12V/15V；最大功率是45W还是65W），极大地简化了系统设计。无论你是设计一个多口桌面充电站，还是将USB PD功能集成到你的产品主板上，理解TPS25740B的工作原理都是至关重要的一步。

2. TPS25740B核心功能模块深度拆解

要玩转TPS25740B，不能只把它当成一个黑盒。我们必须深入其内部，理解各个功能模块是如何协同工作的。这就像开车，不仅要会踩油门和刹车，还得知道发动机、变速箱和ESP系统是怎么联动的，这样才能在复杂路况下游刃有余。

2.1 心脏与神经：CC引脚逻辑与BMC通信

USB Type-C接口之所以能正反插，并且承载数据和高达100W的电力，其灵魂就在于那两根CC（Configuration Channel，配置通道）引脚。在TPS25740B中，CC1和CC2引脚承担了双重使命：一是实现基础的Type-C连接检测和电流广播，二是进行高阶的USB PD协议通信。

连接检测与电流广播：当端口空闲时，TPS25740B会在CC1和CC2上均施加一个标准的Rp（上拉）电流源，默认是I(RPSTD)（通常对应56kΩ上拉）。一旦有受电设备（Sink，比如手机）通过线缆接入，受电设备内部的Rd（下拉）电阻（通常为5.1kΩ）会与源端的Rp形成一个分压。TPS25740B持续监测CC引脚上的电压。当它检测到其中一个CC引脚的电压稳定在V(RDSTD)和V(DSTD)之间（这对应Rd的典型范围）超过去抖时间tCcDeb，并且VBUS电压还很低时，它就判定有一个合法的Sink连接上了。

注意：这里的关键是“其中一个”CC引脚。因为Type-C线缆内部只有一根CC线是连通的，用来确定连接方向和建立通信。检测到连接后，芯片会关闭未连接的那个CC引脚上的电流源，以节省功耗。

紧接着，芯片会开启VBUS供电。在确认Sink不支持USB PD协议（即非PD设备）后，它会将Rp电流切换到I(RP3.0)（对应22kΩ上拉），向Sink广播“我可以提供3A电流”。如果后续通过BMC通信确认对方是PD设备，则会切换到I(RP1.5)（对应10kΩ上拉）。这个Rp值的切换，是Type-C规范中区分普通充电和PD充电的重要标志。

BMC通信引擎：对于支持PD的设备，真正的“谈判”是通过BMC编码在CC线上进行的。TPS25740B内部集成了完整的BMC调制解调器（Modem）。BMC是一种单线通信编码，它通过在每个比特位（Unit Interval）中间是否出现电平翻转来表示“1”或“0”。这种编码方式对共模噪声有很好的抗干扰能力。

芯片的VTX引脚是专门为BMC发射器生成的偏置电压轨，只在发送PD消息时激活。内部的发射器电路会覆盖CC线上的直流电压（I(RP1.5)或I(RP3.0)产生的），叠加BMC交流信号进行发送。接收端则通过一个低通滤波器和比较器，从CC线上恢复出数字信号。TPS25740B的接收器设计考虑了来自嘈杂VBUS电源或其他来源的干扰，通过合理的滤波和阈值设计（参数V(INT)）来确保通信的可靠性。

实操心得：CC引脚的外围电路非常简单，通常只需要接上拉电阻和滤波电容。但布局布线至关重要。CC走线应尽可能短，并远离高频噪声源（如开关电源的变压器、电感）和VBUS等大电流路径，以避免噪声耦合导致连接检测误判或BMC通信错误。TI的参考设计中，CC引脚附近的电容C(RX)（典型值560pF）必须严格按规格选择，它直接影响BMC通信的眼图质量。

2.2 安全卫士：多重保护机制详解（OVP， OCP， UVP）

电源管理，安全第一。TPS25740B内置了一套多层次、快慢结合的保护机制，这是它能成为工业级解决方案的核心。

1. 过压保护（OVP）：分为快速OVP和慢速OVP。

• 快速OVP：通过VBUS引脚上的一个高速比较器实现。一旦检测到VBUS电压超过V(FOVP)阈值（例如，在5V合约下约为6V），芯片会在极短的时间（tFOVP + tFOVPDG，通常在微秒级）内立即关闭门驱动GDNG，切断功率路径，然后发送硬复位并启动放电流程。这是应对突然的电压尖峰（如负载突卸）的最后防线。
• 慢速OVP：同样监测VBUS引脚，但阈值是V(SOVP)。在功率路径NFET开启tVP时间后，如果VBUS电压仍超过V(SOVP)，则触发保护。它会先发送硬复位，然后再关闭GDNG并放电。这个机制主要用于检测电源本身输出异常升高，或者在电压切换过程中出现故障。

2. 过流保护（OCP）：这是通过ISNS引脚实现的。你需要在外部的功率路径上（通常在NFET的源极）串联一个毫欧级别的采样电阻（如5mΩ）。ISNS引脚检测这个电阻两端的压降。

• 使能时机：OCP功能并非一直开启。它会在VBUS电压超过V(VBUS_RTH)（表示供电已建立）之后的tVP时间才被启用。这是为了避免在启动瞬间的浪涌电流误触发保护。
• 触发逻辑：一旦使能，如果采样电阻上的压降超过VI(TRIP)阈值，则立即触发OCP，关闭GDNG。一个非常重要的细节是：如果OCP使能后，VBUS引脚电压跌落到V(VBUS_FTH)以下，这也会被视作一个OCP事件！因为大电流导致VBUS被拉低，在效果上与检测到过流是一样的。这提供了双重保障。
• 阈值调整：通过选择不同的采样电阻RS值，你可以微调OCP的触发点。例如，使用5mΩ电阻，当HIPWR引脚配置为3A模式时，OCP触发点在3.8A-4.5A之间；配置为5A模式时，触发点在5.8A-6.8A之间。这为你的设计提供了余量。

3. 欠压保护（UVP）：这是一个慢速保护机制。在功率路径NFET开启tVP时间后，如果VBUS电压低于V(SUVP)阈值，则触发。它会先发送硬复位，再执行关断和放电。这用于检测电源输出不足或负载短路导致电压崩溃的情况。

4. 系统故障输入（GD引脚）：这是一个来自外部的“紧急制动”按钮。GD引脚的下拉沿可以在tGDoff时间内强制关闭GDNG。如果你的系统中有其他监控电路（比如温度传感器、次级侧控制器），可以通过拉低GD引脚来请求TPS25740B立即关闭输出。如果GD被持续拉低超过600ms，芯片会认为这是一个需要重启的故障，发送硬复位并重新开始启动流程。

避坑指南：保护电路的响应速度和准确性依赖于VBUS、ISNS引脚的采样。务必确保连接到这些引脚的走线干净，旁路电容（图中C(SOURCE)等）要紧靠芯片引脚放置，并且直接通过过孔连接到干净的地平面。不稳定的采样会导致保护误动作或不动作。

2.3 功率路径指挥官：门驱动与放电逻辑

TPS25740B不直接驱动大电流，而是通过GDNG和GDNS引脚来控制外部的N沟道MOSFET（NFET），从而构建安全的功率路径。

门驱动（GDNG/GDNS）：这两个引脚通常用来驱动一个或一组背对背（back-to-back）的NFET。GDNG是驱动输出，GDNS用于感应电压，以维持两个引脚间的电压差，确保驱动稳定。外部需要配合一个电荷泵电路（通常由二极管、电容和电阻构成，如图中的R(GDNGOFF)，C(SLEW)等）来为高端NFET的栅极提供足够的电压。GDNG的开启和关断斜率可以通过外部电阻R(SLEW)和电容C(SLEW)来调整，这对于控制VBUS的上电/下电速度、减少浪涌电流和电压过冲至关重要。

放电逻辑（DSCG， VPWR）：这是USB PD规范中一个非常重要但常被忽视的安全要求——在故障或断开连接后，必须将连接器端的VBUS电压安全放电到安全电压（如0.8V以下）。TPS25740B的放电设计非常精巧。

• DSCG引脚：这是一个开漏输出，内部可以通过不同的下拉电阻（R(DSCGB)）来提供不同的放电强度。它主要用于在故障发生后，主动将连接器侧的VBUS电容放电。关键点：为了防止芯片在放电过程中因功耗过大而过热，必须在DSCG引脚串联一个外部电阻R(DSCG)。这个电阻要确保流入DSCG引脚的电流不超过其最大耐受电流I(DSCGT)，让电阻承担大部分放电功耗。
• VPWR引脚：这个引脚必须连接到功率路径开关的电源侧（即NFET的输入端）。它有两个作用：一是在放电序列中，从电源侧抽取电流I(SUPP)，帮助泄放电源本体的储能电容；二是在芯片启动前，用于检测电源侧是否有电（UVLO检测）。

放电流程详解：芯片区分了慢关机故障和快关机故障。

• 慢关机故障（如收到硬复位、线缆拔出、温度过高等）：芯片会先等待一个延时tShutdownDelay（期间可能发送硬复位），然后将CTL引脚设为5V模式，并开启DSCG进行“完全放电”。当VBUS电压降到V(SOVP)（5V合约下）后，关闭GDNG（断开NFET），继续通过DSCG放电，直到VBUS低于0.725V。如果650ms内没放完，会重发硬复位并重复此过程。
• 快关机故障（如快速OVP、OCP、GD引脚触发）：GDNG会立即关闭，然后开始对连接器侧放电。同时，VPWR引脚会持续从电源侧抽取电流。如果电源侧电容很大，VPWR电压下降缓慢，超过了t15→5 + t5→0 + 0.765s仍未低于V(FOVP)，则会再次触发OVP，循环放电过程。

这个复杂的放电逻辑确保了在任何异常情况下，Type-C接口的VBUS引脚都不会长时间带有危险电压，符合安全规范。

2.4 灵活配置：输出电压与功率能力设定

TPS25740B的魅力在于其高度的可配置性，通过几个简单的引脚状态，就能定义你的电源产品能力。

1. 电压能力配置（HIPWR引脚）： 这个引脚在上电复位时被采样并锁存，决定了你的电源广告哪一组电压。

• HIPWR直接接DVDD或GND：广告的电压组合为5V， 9V， 15V， 20V。这是最通用的配置，支持20V高压，适合笔记本电脑等设备。
• HIPWR通过电阻R(SEL)接DVDD或GND：广告的电压组合为5V， 9V， 12V， 15V。移除了20V，增加了12V。12V在车载电子、显示器供电等场景中很常见。

2. 最大功率配置（PSEL引脚）： 这个引脚通过直接连接或经电阻连接DVDD/GND，定义了电源的“最大功率容量”P(SEL)。有四个档位可选，例如36W， 45W， 65W， 93W。注意，这不是直接广告的功率，而是计算各电压档位下电流的基础。

3. 动态功率限制（PCTRL引脚）： 这是一个可以动态改变的输入引脚。当PCTRL被拉低至V(PCTRL_TH)以下时，芯片会立即重新计算并广播新的电源能力，此时每个电压下的最大输出功率会减半（即Pmax = P(SEL)/2）。这个功能极其有用！比如，你的设备是双口充电器，当两个口同时使用时，可以通过拉低PCTRL来限制每个口的输出功率，确保总功率不超过电源适配器的额定值。或者用于温控降额。

最终广告电流的计算： 芯片根据HIPWR，PSEL，PCTRL三个引脚的状态，按照一个统一的公式来计算每个电压档位下广告的电流值Ix：Ix = min(Pmax / Vx， Imax)其中：

• Vx： 电压档位（5， 9， 12， 15， 20V）
• Pmax：PCTRL为高时等于P(SEL)，为低时等于P(SEL)/2
• Imax：HIPWR为高时是3A，为低时是5A（受限于线缆和连接器能力）

这个设计非常巧妙。例如，一个PSEL设为65W，HIPWR拉低（支持5A）的电源，在20V档位下，最大电流会被计算为 min(65W / 20V， 5A) = 3.25A。但芯片内部会进行微调，最终广告的电流可能是表格中的一个标准值（如3.24A）。这样既满足了功率需求，又符合USB PD规范中标准的电流等级。

3. 从原理图到PCB：TPS25740B实战设计要点

看懂了数据手册，接下来就是动手设计。这一部分，我将结合官方参考设计和自己的踩坑经验，梳理出从原理图设计到PCB布局的完整流程和核心注意事项。

3.1 外围电路设计精讲

参考图38的基本原理图，我们逐一分析关键外围元件的作用和选型。

1. 功率路径与保护电路： 这是系统的“主干道”。核心是CSD17579Q3A这颗NFET（或类似型号），它由GDNG/GDNS驱动。RS（5mΩ）是电流采样电阻，其功率额定值必须大于I_max^2 * RS，并留有余量。ISNS引脚连接的RC滤波网络（如10Ω和0.1µF）用于滤除开关噪声，确保OCP检测稳定。VBUS引脚必须连接在NFET和Type-C连接器之间，这样才能准确监测输出端的电压，实现OVP/UVP和保护放电。

2. 放电电路：DSCG引脚必须串联电阻R(DSCG)（如图中24.9Ω）到VBUS。这个电阻的阻值和功率需要仔细计算。阻值太小，放电电流大、速度快，但可能超过I(DSCGT)损坏芯片或导致过热。阻值太大，放电时间可能超过650ms的规范要求。你需要根据VBUS上总电容（C(SOURCE)+ 线缆电容 + 负载电容）来计算放电时间常数。VPWR引脚通过一个电阻（如图中1kΩ）连接到电源侧，用于泄放电源本体的电容。

3. 电源与配置电路：

• VDD和VPWR：这是芯片的主电源输入。VDD可以来自系统低压电源（如3.3V），如果不用则接地。VPWR必须连接到电源侧。它们都需要紧靠引脚放置旁路电容（如0.1µF和0.22µF）到地。
• VAUX和DVDD：这是芯片内部LDO的输出引脚，分别为内部模拟和数字电路供电。必须按照推荐值（如0.1µF和0.22µF）连接陶瓷电容到地，切勿用于驱动外部负载（DVDD最多可提供35mA）。
• HIPWR，PSEL，PCTRL：根据前述功能，通过直接连接、上拉/下拉电阻（如100kΩ）或连接到MCU的GPIO来配置。注意HIPWR和PSEL是上电锁存的，运行时改变无效；PCTRL是动态可变的。

4. CC引脚电路： 非常简单，CC1和CC2引脚各通过一个560pF的电容C(RX)接地。这个电容值对BMC通信的眼图至关重要，必须在数据手册允许的范围内（200pF - 600pF）。TI的参考设计取值是经过验证的。

5. ESD与保护： VBUS路径上建议放置一个TVS二极管（如SMBJ系列）到地，用于吸收系统级ESD冲击。同时，在VBUS和地之间反向并联一个肖特基二极管（如图中B340A），用于钳位因线缆电感（可达900nH）引起的负向电压尖峰，防止VBUS被拉至负压损坏芯片。

3.2 PCB布局布线黄金法则

对于高速、高精度模拟和功率混合的电路，布局布线往往比原理图更重要。以下是我总结的几条“军规”：

法则一：地平面为王。必须有一个完整、纯净的地平面（GND）。AGND和GND引脚应通过最短的路径（多个过孔）连接到这个地平面。所有去耦电容（VDD，VPWR，VAUX，DVDD，VTX）的接地端也必须通过短而粗的走线或直接过孔连接到这个地平面。这为高频噪声提供了低阻抗回流路径。

法则二：小电流信号远离大电流路径。CC1/CC2，ISNS，VBUS（采样走线）属于高阻抗或敏感信号线。它们必须远离VBUS功率走线、电感、变压器等噪声源。如果空间允许，用地平面或电源平面在这些敏感走线和噪声源之间进行隔离。

法则三：功率环路最小化。从电源输出→RS采样电阻→NFET→Type-C连接器VBUS→返回地，这个主功率环路的面积要尽可能小。大的环路面积相当于一个天线，会辐射电磁干扰（EMI），也更容易受外界干扰。使用宽而短的走线，并让去耦电容紧靠NFET的源极和漏极。

法则四：敏感走线短而直。ISNS到采样电阻两端的走线应是一对长度匹配、等长的差分走线（虽然它不是标准差分对），并远离其他开关信号。VBUS采样走线也应直接、短捷地连接到VBUS引脚和Type-C连接器之间。

法则五：散热考虑。TPS25740B本身功耗不大，但DSCG放电电阻R(DSCG)和电流采样电阻RS在故障状态下可能会承受较大功耗。这些电阻应选用功率余量足够的型号（如1206， 2512封装），并在PCB上预留足够的铜皮面积帮助散热。

3.3 启动时序与状态诊断

理解芯片的上电和正常工作序列，对于调试和故障排查至关重要。

1. 初始状态与睡眠模式：上电后，若没有检测到有效的Sink连接（CC引脚电压高于V(RDSTD)），芯片进入睡眠模式。此时功耗极低，仅维持基本的连接检测功能，使用一个精度较低的比较器和电流源，以满足能效法规要求。

2. Sink连接检测：当Sink接入，CC引脚电压被拉低到有效范围并稳定tCcDeb时间后，芯片被唤醒。ENSRC引脚被拉低（可作为外部电源的使能信号），DVDD引脚输出高电平（可作为连接状态指示灯）。

3. 供电建立：芯片首先检查VPWR引脚电压是否高于其UVLO阈值。然后，它根据HIPWR和PSEL引脚状态，通过CTL引脚（初始状态为高阻，对应5V）控制外部电源输出5V。接着，使能GDNG，打开外部NFET，将VBUS上电至5V。

4. 协议协商：VBUS稳定后（tVP时间），芯片开始通过CC线进行BMC通信。它先发送Source Capabilities消息，告知对方自己支持的所有电压/电流组合。Sink回复Request消息，选择其中一个组合。双方交换Accept等消息后，合约建立。

5. 电压切换：如果请求的电压不是5V，芯片会通过CTL引脚控制外部电源切换到对应电压（如9V， 15V， 20V）。在切换过程中，OVP/UVP保护会被临时禁用，但必须在tPSTransition（600ms）内完成。切换完成后，保护重新使能。

6. 正常运行与监控：合约建立后，芯片持续监控VBUS电压（OVP/UVP）、ISNS压降（OCP）、内部温度（OTSD）以及GD引脚状态。任何故障都会触发相应的保护关机序列。

调试技巧：在实际调试中，一个逻辑分析仪或带有PD协议解码功能的USB分析仪（如Total Phase Beagle， Ellisys USB Explorer）是必不可少的。它可以让你在CC线上抓取并解码BMC报文，直观地看到Source Capabilities， Request， Accept等消息，快速定位是通信失败、能力不匹配还是其他问题。同时，用示波器同时监测VBUS，GDNG，CTL等关键波形，对照数据手册中的时序图，是排查硬件问题的标准方法。

4. 典型问题排查与实战经验分享

即使按照数据手册和参考设计来做，在实际调试中依然会遇到各种“妖魔鬼怪”。下面我整理了几个最常见的问题场景和排查思路，这些都是用时间和板子换来的经验。

4.1 问题一：连接不稳定，频繁断开重连

现象：设备连接后，VBUS时有时无，Type-C端口指示灯闪烁，或者系统日志中不断出现连接/断开事件。

排查思路：

1. 检查CC引脚电路：这是首要怀疑对象。用示波器测量CC1和CC2引脚对地的电压。在无连接时，两者电压应基本一致（约在电源电压附近，由内部Rp决定）。插入Sink后，应仅有一根CC线的电压被拉低到约0.5-1.5V的范围内（具体取决于Rp和Rd的值），另一根应保持高电平。如果两根CC线电压都异常，或电压抖动剧烈，检查CC引脚的对地电容C(RX)是否焊接不良、值不对（必须用高质量陶瓷电容，如X7R， X5R），或者走线受到严重干扰。
2. 检查VBUS电容：数据手册强调，对于Type-C插座（Receptacle）应用，VBUS引脚对地的总电容必须小于10µF。如果使用了大容量电解电容，必须使用背对背NFET隔离。如果你的设计是插座，却直接挂了大的滤波电容，会导致插入传统USB-A to C线缆时，对端的A口电源可能无法承受这么大的容性负载而保护。确保你的设计符合图21（带背对背FET）或图22（ captive cable， 电容可大于10µF）的要求。
3. 检查电源稳定性：用示波器观察VPWR和VDD引脚电压。在连接瞬间和负载变化时，是否有明显的跌落或毛刺？确保给芯片供电的LDO或DC-DC有足够的带载能力和快速的瞬态响应。VAUX和DVDD的旁路电容必须紧靠引脚。
4. 检查ESD/噪声干扰：如果设备在人体接触或环境变化时出现连接问题，重点排查ESD防护和噪声。确保TVS管和肖特基二极管已正确焊接。检查Type-C连接器外壳是否良好接地。

4.2 问题二：无法进行PD快充，只能5V充电

现象：设备连接后，只能以5V电压充电，无法协商到9V， 15V或20V。

排查思路：

1. 确认Sink设备支持PD：首先用已知良好的PD充电器和线缆测试你的Sink设备，确保它本身是支持PD协议的。
2. 监听PD通信：使用USB PD协议分析仪抓取CC线上的通信。这是最直接的诊断方法。
   • 如果抓不到任何PD报文：说明BMC通信链路根本就没建立。重点检查TPS25740B的VTX引脚电压在通信时是否有变化？CC线上的耦合电容C(RX)是否正确？芯片的供电和复位是否正常？
   • 如果Source发出了Capabilities，但没有收到Request：说明Sink拒绝了你的供电能力。回头仔细检查HIPWR和PSEL的配置电阻。用万用表测量这两个引脚的实际电压，确认配置是否正确。例如，你想支持20V，但HIPWR被错误地通过电阻上拉，导致只广告12V，而Sink设备可能只请求15V或20V，就会导致协商失败。
   • 如果收到了Request，但电压切换失败：观察CTL1，CTL2，CTL3引脚在收到Request后的电平变化，是否按照表4正确切换？用示波器同时监测CTL引脚和外部电源的反馈节点（或使能引脚），确认外部电源是否正确响应了CTL信号并开始切换电压。一个常见坑：外部电源的电压切换响应时间太慢，超过了PD协议规定的tPSTransition（600ms），导致TPS25740B认为切换超时，触发故障并回退到5V。
3. 检查PCTRL引脚：如果PCTRL引脚被意外拉低（例如上拉电阻未焊、被噪声干扰），芯片会广播一半的功率。可能Sink请求的功率超过了减半后的能力，导致拒绝。

4.3 问题三：输出保护频繁误动作（OVP/OCP）

现象：连接负载后，供电很快断开，有时伴有芯片重启。

排查思路：

1. 区分OVP还是OCP：首先需要确定是哪种保护触发。这需要仔细设计测试点。最有效的方法是用示波器多通道同时捕获：
   • 通道1：VBUS电压（在连接器端测量）。
   • 通道2：ISNS引脚电压（或换算成电流）。
   • 通道3：GDNG引脚电压。 当故障发生时，观察是VBUS先异常升高（OVP）还是ISNS压降先异常增大（OCP），或是VBUS异常降低（也可能触发OCP）。
2. OVP误动作排查：
   • 测量点：确保你的VBUS采样点就在Type-C连接器引脚附近，而不是在电源输出端。长走线可能引入感抗，导致测量电压与实际端口电压有差异。
   • 电源噪声：外部开关电源在负载瞬变时可能有较大的电压过冲。增加VBUS上的π型滤波（LC滤波）或调整电源的反馈环路补偿，减小过冲。检查VBUS的旁路电容C(SOURCE)是否足够，且是低ESR的陶瓷电容。
   • 电压切换过冲：在从5V切换到20V的过程中，如果外部电源的环路不稳定或输出电容太小，可能产生严重过冲。优化外部电源的软启动和切换瞬态响应。
3. OCP误动作排查：
   • 采样电阻与布局：确认RS的阻值和功率是否合适。ISNS引脚的差分走线是否等长、对称，并远离噪声源？连接到ISNS的RC滤波网络（如10Ω+0.1µF）是否完好？这个滤波器用于滤除开关噪声，但时间常数不能太大，以免影响OCP响应速度。
   • 负载特性：你的负载设备在上电瞬间或运行时是否有很大的浪涌电流？这可能瞬间触发OCP。可以考虑在负载端增加缓启动电路，或者适当调整RS的值（略微增大）以提高OCP阈值，但必须确保仍在安全范围内。
   • VBUS跌落触发OCP：如前所述，VBUS电压过低也会触发OCP。检查从你的电源输出到Type-C连接器之间的路径阻抗是否过大？NFET的导通电阻Rds(on)、PCB走线电阻、连接器接触电阻都可能造成压降。特别是在大电流（如5A）时，微小的阻抗都会导致显著的电压跌落。确保功率路径使用足够宽的铜皮、低Rds(on)的MOSFET和高质量的连接器。

4.4 问题四：放电异常或芯片发热

现象：断开连接后，VBUS电压下降缓慢，或者芯片在放电过程中异常发热。

排查思路：

1. 放电电阻R(DSCG)计算错误：这是最常见的原因。R(DSCG)的取值需要在放电速度、芯片功耗和电阻自身功耗之间取得平衡。
   • 速度：放电时间常数 τ ≈ R(DSCG) * C(total)。C(total)是VBUS上的总电容。你需要确保在650ms内能将电压放到0.725V以下。对于较大的C(total)，可能需要较小的R(DSCG)。
   • 芯片功耗：放电时，电流从VBUS通过R(DSCG)流入芯片的DSCG引脚。必须确保此电流不超过I(DSCGT)（查数据手册）。假设VBUS初始为20V， R(DSCG)=24.9Ω， 最大电流约0.8A，需核对是否超标。
   • 电阻功耗：在放电瞬间，电阻R(DSCG)承受的功率为 P = V^2 / R。一个24.9Ω电阻在20V时瞬时功率超过16W！必须选用功率足够大的电阻（如2512封装， 1W以上），并保证PCB有良好的散热设计。计算公式示例：假设VBUS总电容为100µF，目标是在500ms内从20V放到0.8V。近似按RC放电计算：V(t) = V0 * exp(-t/RC)。 0.8 = 20 * exp(-0.5 / (R * 100e-6))。 解得R约等于 0.5 / (100e-6 * ln(20/0.8)) ≈ 24Ω。这个值与参考设计中的24.9Ω接近。同时计算峰值电流 20V / 24Ω ≈ 0.83A， 需核对I(DSCGT)规格。电阻峰值功率 20^2 / 24 ≈ 16.7W， 必须选用大功率电阻并做好散热。
2. VPWR引脚泄放不足：如果电源本体的输出电容C(SOURCE)很大，仅靠VPWR引脚纳安级别的泄放电流I(SUPP)会非常慢。在快关机故障时，如果VPWR电压在t15→5 + t5→0 + 0.765s内未降到V(FOVP)以下，会重复触发OVP，导致放电循环。对于大容量电源，可能需要在外部分流VPWR的泄放电流，例如在电源输出端增加一个由ENSRC控制的泄放电阻。
3. 芯片过热保护（OTSD）：如果放电过程中芯片结温TJ超过TJ1，会触发过温关断（OTSD），放电FET会被禁用，导致放电中止。这通常是因为R(DSCG)太小导致芯片内部功耗过大，或者环境温度过高、芯片散热不良。检查PCB布局，芯片的散热焊盘是否通过足够多的过孔连接到地层散热？环境通风是否良好？

设计一个稳定可靠的USB PD电源，TPS25740B这样的集成控制器极大地降低了门槛，但它绝不是“即插即用”的傻瓜芯片。从理解其精细的CC通信和BMC协议，到配置灵活的输出能力，再到实现稳健的多重保护和安全放电，每一个环节都需要工程师对原理的深刻理解和对细节的严格把控。尤其是在PCB布局和故障排查阶段，经验显得尤为重要。希望这篇近万字的详解，能帮你绕过我当年踩过的那些坑，更顺畅地驾驭这颗强大的PD控制器，做出既合规又高性能的产品。记住，电源设计，安全与可靠性永远排在第一位，多测试、多验证，总是没错的。