TPS2372高功率PoE PD接口芯片：90W供电、自动MPS与实战设计指南

1. 项目概述：TPS2372如何成为高功率PoE设计的“全能管家”

在以太网供电（PoE）的世界里，功率需求正以前所未有的速度增长。从早期的13W（802.3af）到30W（802.3at），再到如今动辄60W、90W的智能照明、高清全景摄像头和5G微基站，传统的PD（受电设备）接口芯片已经力不从心。它们要么功率上限不够，要么需要复杂的外部电路来实现高级功能，要么在待机功耗上妥协，让追求极致能效的设计师头疼不已。

我最近在为一个工业级多传感器网关设计供电方案时，就遇到了这个难题。网关需要PoE供电，峰值功耗接近70W，同时要求设备在“睡眠”模式下功耗必须低于0.5W，以应对远程部署中苛刻的节能要求。市面上很多标称支持802.3bt的芯片，要么自动维持功率特性（MPS）的实现需要MCU频繁干预，增加了软件复杂度和待机功耗；要么浪涌时序控制不够灵活，难以兼容不同厂商的PSE（供电设备）。直到我深入研究了德州仪器（TI）的TPS2372，才发现它几乎是为这类高功率、高可靠性、低待机功耗应用量身定制的“全能管家”。

TPS2372不仅仅是一个符合IEEE 802.3bt草案的PD接口控制器。它的核心价值在于将高性能、高集成度与智能化管理融为一体。其集成的100V、低至0.1Ω（TPS2372-4型号）的热插拔MOSFET，为高达90W的功率传输铺平了道路，同时极大地简化了外围电路。更值得一提的是其自动MPS功能，它能持续监测PD侧电流，在电流低于阈值时自动生成合规的MPS脉冲，无需MCU参与，真正实现了“零”软件开销的超低功耗待机。此外，其Autoclass功能和可编程的浪涌延迟，为系统级的电源优化和兼容性提供了硬件级的保障。本文将结合我的实际设计经验，深入拆解TPS2372的各项特性、设计要点、实战配置以及那些数据手册上不会写的“避坑指南”。

2. 核心特性深度解析：为什么是TPS2372？

选择一款芯片，尤其是作为电源入口的关键芯片，绝不能只看参数表。必须理解每项特性背后的设计意图和它能解决的现实问题。TPS2372的特性列表看起来很技术化，但我们可以将其翻译成工程师更关心的几个维度：功率能力、可靠性、易用性和智能化。

2.1 功率等级与内部MOSFET：高功率的基石

TPS2372提供了两个版本：TPS2372-3和TPS2372-4。这个“-3”和“-4”直接对应IEEE 802.3bt中的Type 3和Type 4设备等级。

• TPS2372-3：针对Type 3设计，内部MOSFET导通电阻典型值为0.3Ω，最小电流限制为1.55A。这意味着在57V输入下，理论上可支持的最大连续功率约为88W（57V * 1.55A），但考虑到线损和规范，它完美适配51W至60W的PD应用（如高端无线AP、带加热除雾的监控球机）。
• TPS2372-4：针对Type 4设计，内部MOSFET导通电阻典型值仅为0.1Ω，最小电流限制为1.9A。这为71.3W至90W的应用（如大功率LED照明阵列、户外5G微基站）提供了充足的余量。

为什么内部集成MOSFET如此重要？早期或中低功率的PoE PD芯片，往往需要外部分立的MOSFET作为热插拔开关。这带来了几个问题：额外的元件成本、PCB面积占用、驱动电路设计以及最关键的——导通电阻和热管理的不可控性。TPS2372将这颗关键的MOSFET集成进去，并优化其性能。

• 低导通电阻（0.1Ω）：在2A电流下，其导通损耗仅为P = I² * Rds(on) = 4 * 0.1 = 0.4W。这极大地降低了芯片自身的发热，提升了整体效率。
• 100V耐压：提供了充足的裕量，足以应对PoE线上可能出现的浪涌电压和感应电压，增强了系统的鲁棒性。
• 简化设计：省去了外部MOSFET的选型、栅极驱动和布局烦恼，让设计更紧凑、更可靠。

实操心得：选型时的电流考量数据手册给出的电流限制是“最小”值。例如TPS2372-4的电流限制最小为1.9A，典型2.2A，最大2.5A。在设计时，绝不能以典型值或最大值作为长期工作电流的依据。你必须以最小保证值（1.9A）来计算你的系统最大持续输入电流。例如，如果你的PD设备最大输入功率需求是80W，最小输入电压考虑为44V（经过长距离网线压降后），那么输入电流约为1.82A（80W/44V）。这个值小于1.9A，从电流角度看是安全的。但还需要结合热设计来评估。

2.2 自动维持功率特性（MPS）：待机功耗的“智能守门员”

MPS是PoE协议中一个至关重要但常被忽视的机制。PSE需要持续检测PD是否在线，如果PD的电流消耗长时间低于一定阈值（例如，对于Type 1/2 PSE约为10mA，对于Type 3/4 PSE约为20mA），PSE会认为PD已断开，从而关闭供电，以节约能源和安全考虑。

传统方案的痛点：许多PD方案需要主控MCU在待机模式下定期“唤醒”，主动拉高一个负载来产生一个电流脉冲，以维持PSE的连接。这带来了几个问题：

1. MCU需要保持部分电路供电和时钟运行，增加了待机功耗。
2. 软件时序必须精确匹配PSE的检测窗口，兼容性差。
3. 增加了软件复杂度和测试负担。

TPS2372的解决方案——全自动MPS： TPS2372的“自动MPS”功能彻底将MCU从这项任务中解放出来。它内部集成一个电流监测电路，持续测量从RTN引脚流出的电流（即PD系统的总输入电流）。当此电流低于一个可编程的阈值（典型值28mA）时，芯片会自动在AMPS_CTL引脚上产生一个电压脉冲，驱动一个外部电阻（RMPS）到地，从而产生一个足够大的、符合规范的MPS脉冲电流。

其核心优势在于：

• 真零待机功耗：主MCU和系统其他部分可以完全进入深度睡眠或断电状态，仅TPS2372以极低的工作电流（典型0.8mA）运行，实现微瓦级的待机功耗。
• 硬件级可靠性：MPS脉冲的时序、幅度、占空比均由硬件精确控制，不受软件bug或MCU休眠唤醒时序的影响，兼容性极佳。
• 灵活可配置：通过RMPS电阻设置脉冲电流幅度，通过MPS_DUTY引脚选择脉冲占空比（5.4%， 8.1%， 12.5%），以适应不同类型的PSE。

2.3 高级启动与保护机制：安全供电的“护航舰队”

高功率意味着更大的风险。TPS2372内置了一套完整的启动和保护机制，确保从连接、上电到稳定运行的全过程安全可靠。

1. 浪涌电流限制与延迟（IRSHDL_EN）： 当PSE刚供电时，PD端的大容量输入电容（CBULK）相当于短路，会产生巨大的浪涌电流。TPS2372内部集成了独立的浪涌电流限制电路（TPS2372-4典型值为335mA）。更重要的是，它提供了一个浪涌延迟功能。

• 功能：在内部MOSFET完全导通，进入正常工作电流限制模式之前，芯片会强制维持一段约81.5ms（典型值）的浪涌电流限制状态。
• 目的：这段延迟是为了确保PSE侧有足够的时间完成其内部的浪涌电流控制阶段，满足IEEE 802.3bt复杂的启动时序要求。IRSHDL_EN引脚内部上拉，默认启用此延迟。如果连接的系统已知PSE不需要此延迟，可以将此引脚拉低至RTN以禁用，从而加快启动。

2. 电源正常（PG）信号与软启动协调：PG引脚是一个开漏输出，仅在浪涌阶段被拉低（至RTN电平），其他时间为高阻。这个信号是给后级DC-DC转换器的“安全上电解锁信号”。

• 典型接法：将PG引脚连接到后级DC-DC控制器的软启动（SS）引脚或使能（EN）引脚。在浪涌期间，PG为低，禁止后级转换器启动，防止输入电容充电和负载启动电流叠加，造成过大的总浪涌电流。浪涌阶段结束后，PG释放，后级转换器才开始软启动，实现顺序上电。
• 设计要点：如果后级控制器是低电平使能，PG可直接连接。如果是高电平使能，则需要在PG和VDD（或一个辅助电源）之间增加一个上拉电阻。

3. 多重保护：

• 欠压锁定（UVLO）：确保输入电压高于约38.1V（典型）后才启动，避免在电压不足时工作不稳定。
• 过温关断（OTSD）：结温超过约158°C时关闭内部MOSFET，温度下降约20°C后恢复。
• 折返电流限制：当RTN引脚电压（即MOSFET源极电压）因过流而升高时，电流限制值会降低，这有助于在短路等严重故障下限制功耗，保护芯片和系统。

3. 实战电路设计与核心参数计算

理解了特性，我们进入实战环节。下图是一个基于TPS2372-4的完整高功率PD接口应用原理图，我们将逐一分析关键元件的选型计算。

(来自以太网变压器或备用线对) | | +---+ +---+ | | | | +---+ +---+ | | VDD VSS | | +------+------+ | TPS2372 | | -4 | +------+------+ | | | | | | | | DEN CLSA CLSB REF AMPS_ AUT- IRSH- PG TPH/BT/TPL | | | | CTL CLS DL_EN | | 24.9k RcA RcB 49.9k RMPS | | 上拉至 | | | | | (可选) | VDD或辅助电源 VSS VSS VSS VSS VSS RTN RTN | | | | | | === === === === === === GND GND GND GND GND GND | RTN-----+-----+------------------------------------+ | | | | 0.1uF | | | | | | | VSS Cbulk RMPS_DUTY (选择占空比) | | | | | === === === | GND GND GND | | | +-----------------+------------------+ | | PG TPH/BT/TPL | | (至DC-DC控制器SS/EN引脚) (至MCU，指示PSE类型)

3.1 基础配置与电阻计算

1. 检测电阻（R_DEN）： 此电阻是PoE握手的第一步——检测阶段所必需的。IEEE标准要求PD呈现一个25kΩ的签名电阻。TPS2372要求使用24.9kΩ， 1%精度的电阻连接到DEN和VDD之间。精度至关重要，不准确的电阻可能导致PSE无法识别PD。

2. 分类电阻（R_CLSA， R_CLSB）： 这两个电阻决定了PD向PSE“申报”的功率等级。根据Table 1，我们需要根据目标功率等级选择电阻。

• 目标：设计一个最大功率为71W的Type 4， Class 8设备。查表可知，Class 8对应“类别特征A=4， 类别特征B=3”。因此：
  • R_CLSA应选择对应类别4的电阻：63.4Ω。
  • R_CLSB应选择对应类别3的电阻：90.9Ω。
• 电阻功率计算：在分类阶段，PSE会在PD输入端施加约15-20V电压。以20V计算，流过63.4Ω电阻的电流约为 I = V/R = 2.5V / 63.4Ω ≈ 39.4mA（芯片在电阻上施加约2.5V）。电阻功耗 P = I² * R = (0.0394)² * 63.4 ≈ 0.1W。因此，选用0603封装（1/10W）的电阻绰绰有余，但为了长期可靠性，建议使用0805封装（1/8W）。

3. 基准电阻（R_REF）： 此电阻连接在REF（1.5V基准输出）和VSS之间，用于设置内部偏置，必须使用49.9kΩ， 1%精度的电阻。它消耗的电流极小，对功率无要求。

3.2 自动MPS电路参数设计

这是实现超低待机功耗的关键。我们需要配置RMPS和RMPS_DUTY。

1. MPS电流幅度电阻（R_MPS）：AMPS_CTL引脚在产生MPS脉冲时，会内部切换到约24V（典型）的电压源。电流幅度由RMPS决定：I_MPS = V_AMPS_CTL / R_MPS。

• 目标：产生一个足够让Type 3/4 PSE（阈值约20mA）可靠检测到的电流脉冲，同时不过度增加功耗。通常选择脉冲电流在30-50mA范围。
• 计算：若目标脉冲电流I_MPS为 40mA，V_AMPS_CTL取典型值24V。R_MPS = V / I = 24V / 0.04A = 600Ω。
• 电阻功率计算：脉冲是间歇性的。以12.5%占空比（最长开启时间37.5ms，周期约300ms）为例。平均电流为40mA * 12.5% = 5mA。平均功耗 P_avg = I_avg² * R = (0.005)² * 600 = 0.015W。脉冲期间的瞬时功耗 P_pulse = I² * R = (0.04)² * 600 = 0.96W。这是一个关键点！虽然平均功耗很低，但脉冲期间瞬时功耗接近1W。因此，RMPS必须选择能够承受此脉冲功率的电阻。一个1/4W（0.25W）的电阻在短时脉冲下可能勉强可用，但为了高温环境下的可靠性，强烈建议使用至少1/2W（0.5W）或更高功率的厚膜电阻或金属膜电阻。

2. MPS占空比选择电阻（R_MPS_DUTY）：MPS_DUTY引脚通过连接不同阻值的电阻到VSS，来选择MPS脉冲的占空比。

• 开路（不接电阻）：占空比约5.4%，适用于最严格的低功耗场景。
• 约60.4kΩ：占空比约8.1%。
• 短接至VSS（0Ω）：占空比约12.5%，提供最强的维持信号，兼容性最好。
• 如何选择：如果你的PSE型号已知且规范宽松，可以选择5.4%以最小化平均功耗。在兼容性未知或要求极高的场景，建议选择12.5%。在我的网关项目中，为了确保与各种老旧PSE的兼容性，我选择了12.5%占空比。

3.3 输入电容（C_BULK）选型与浪涌考量

输入电容CBULK用于平滑输入电压，并为后级转换器提供瞬时能量。其选型需平衡纹波、保持时间和浪涌电流。

• 容量计算（基于保持时间）：假设后级DC-DC转换器最低工作电压为36V（需高于TPS2372的UVLO下降阈值32V），系统最大输入功率80W，效率90%，则输入功率约89W。输入电流在最低电压36V时最大，约为2.47A。若要求掉电后保持时间t_hold为10ms，则所需电容能量需补偿这10ms内消耗的能量：E = P_in * t_hold = 89W * 0.01s = 0.89J。 电容存储的能量公式为E = 1/2 * C * (V1² - V2²)。设V1为正常工作时最低电压44V，V2为临界电压36V。 则C = 2 * E / (V1² - V2²) = 2 * 0.89 / (44² - 36²) = 1.78 / (1936 - 1296) = 1.78 / 640 ≈ 2780uF。 这是一个理论值，实际还需考虑电容容差、老化及纹波电流。

• 浪涌电流验证（最关键的一步）：这是高功率PoE设计最容易出问题的地方。TPS2372-4的浪涌电流限制典型值为335mA。我们必须确保在CBULK充电过程中，由电容引起的dV/dt电流不超过此限制。 电容充电电流公式：I_inrush = C * dV/dt。其中dV是电容两端电压变化，dt是TPS2372的浪涌延迟时间（典型81.5ms）。 假设CBULK为2800uF，PSE上电后电压从0V升至44V，dV=44V，dt=0.0815s。 则I_inrush = 2800e-6 * 44 / 0.0815 ≈ 1.51A。这个值远大于335mA！如果直接使用这么大电容，浪涌电流会触发芯片的限流保护，导致启动失败或反复重启。

• 解决方案：

  1. 减小电容：重新评估保持时间要求。也许5ms的保持时间足够后级转换器响应。将t_hold改为5ms，重新计算C约为1390uF。此时I_inrush ≈ 0.75A，仍然超标。
  2. 使用有源浪涌抑制电路：这是更可靠的方案。在后级DC-DC输入端增加一个由PG信号控制的缓启动电路。例如，使用一个MOSFET串联在CBULK之后，PG信号通过一个RC电路缓慢打开这个MOSFET，使后级大电容的充电时间远长于81.5ms，从而将瞬时电流控制在安全范围内。
  3. 分级电容：在TPS2372的RTN和VSS之间放置一个较小的电容（如100uF），用于芯片自身的滤波和初级缓冲。将大容量CBULK放在后级缓启动电路之后。这样，TPS2372只负责给小电容充电，浪涌电流可控。

在我的项目中，我采用了方案3。我在RTN-VSS间使用了220uF的电解电容。计算其浪涌电流：I_inrush = 220e-6 * 44 / 0.0815 ≈ 0.12A，远低于335mA，安全。后级的2000uF大电容则由一个由PG控制的缓启动电路来管理。

4. PCB布局与散热设计要点

糟糕的布局会毁掉一个优秀的设计。对于处理高达90W功率的芯片，PCB布局至关重要。

4.1 功率路径布局

核心原则：尽可能短、尽可能宽。

1. VDD/VSS输入路径：从RJ-45连接器的变压器中心抽头到TPS2372的VDD和VSS引脚的走线必须短而粗。建议使用至少50mil（1.27mm）宽度的走线，如果空间允许，更宽或铺铜更好。VDD和VSS之间的旁路电容C_VDD（0.1uF）必须紧靠芯片的VDD和VSS引脚放置，回路面积最小化，以滤除高频噪声。
2. RTN输出路径：从TPS2372的RTN引脚到后级DC-DC转换器输入电容的走线，同样是高电流路径，需保持低阻抗。RTN引脚和VSS引脚在芯片内部是连接散热焊盘的，但外部走线仍需注意。
3. 散热焊盘（Thermal Pad）：TPS2372的底部有一个裸露的散热焊盘，必须将其焊接在PCB的铜箔上，并连接到VSS网络。这个焊盘是主要的散热路径。
   • 设计：在PCB的顶层（芯片下方），绘制一个尽可能大的矩形铜区域连接至VSS，并打上密集的过孔阵列（例如，直径0.3mm，间距1mm）连接到PCB内层和底层的VSS地平面。这些过孔有助于将热量传导到整个PCB，利用板子作为散热器。
   • 过孔数量：对于90W应用，建议至少使用9个（3x3）或更多过孔。

4.2 敏感信号布局

1. 检测与分类网络：DEN、CLSA、CLSB、REF引脚连接的电阻网络是精密模拟电路的一部分。这些电阻应靠近芯片相应引脚放置，走线尽量短，并避免与高电流、高频开关走线平行或交叉，防止噪声耦合影响检测和分类的准确性。
2. MPS_DUTY和AMPS_CTL：MPS_DUTY是模拟输入，AMPS_CTL是开关输出。RMPS_DUTY电阻应靠近芯片。RMPS电阻由于有瞬时大电流，应选择功率足够的封装，其走线不宜过长。
3. PG、TPH、TPL、BT输出：这些是开漏输出，通常需要上拉电阻。上拉电阻可以放在离芯片稍远的位置（靠近需要这些信号的MCU或控制器），但走线也应避免噪声干扰。

4.3 热设计计算

以TPS2372-4在最坏情况下计算：输入电压最低44V，输出电流最大1.9A，内部MOSFET导通电阻取最大值0.2Ω。 芯片的导通损耗为：P_loss = I_out² * Rds(on)_max = (1.9)² * 0.2 = 3.61 * 0.2 = 0.722W。 此外，芯片静态工作电流约0.8mA，在44V下静态功耗约0.035W，可忽略。 因此，总功耗约0.722W。

查阅数据表热性能信息，VQFN封装的结至环境热阻RθJA约为38°C/W（TPS2372-4）。 假设环境温度Ta为50°C（工业环境常见）。 则芯片结温Tj估算为：Tj = Ta + (P_loss * RθJA) = 50 + (0.722 * 38) = 50 + 27.4 = 77.4°C。 这个温度远低于最大结温125°C，看起来安全。

但是，这是理想情况！RθJA是在特定测试板（通常有较大的散热面积）上测得的值。如果你的PCB空间紧凑，底层没有大面积铺铜散热，实际热阻会高得多。一个更可靠的指标是结至电路板热阻RθJB，约为16°C/W。这意味着热量主要通过焊盘和过孔传到PCB板。如果PCB板设计良好（有大面积接地铜层并通过过孔与散热焊盘连接），实际温升会更接近P_loss * RθJB = 0.722 * 16 ≈ 11.6°C，结温约为61.6°C。

避坑指南：热设计必须保守永远不要假设你的散热条件和测试板一样好。在实际布局中，务必做到：

1. 最大化散热焊盘连接铜箔的面积。
2. 使用足够数量和大尺寸的过孔连接各层地平面。
3. 如果空间允许，可以在顶层芯片周围放置一些额外的铜皮辅助散热。
4. 对于持续高功率应用，考虑在PCB背面对应芯片位置涂抹导热硅脂并接触机壳，或增加一个小型散热片。

5. 调试、测试与常见问题排查

设计完成，PCB回板后，真正的挑战才开始。以下是我在调试TPS2372电路时总结的步骤和常见问题。

5.1 上电前检查与静态测试

1. 目视与连通性检查：检查所有电阻、电容的值和方向（特别是电解电容）。用万用表二极管档检查VDD到VSS、RTN到VSS之间有无短路。
2. 关键电阻阻值测量：断电状态下，测量R_DEN（24.9k）、R_CLSA/R_CLSB、R_REF（49.9k）、R_MPS、R_MPS_DUTY的阻值是否正确。
3. 静态点检查（不接PSE）：给板卡单独提供一个可调直流电源（限流点设低，如100mA），正极接VDD，负极接VSS。
   • 缓慢调高电压至10V左右，测量REF引脚电压，应为稳定的1.5V。这是芯片正常工作的第一个标志。
   • 测量DEN引脚电压，由于上拉电阻R_DEN，应接近VDD电压。
   • PG、TPH、TPL、BT引脚应为高阻态（电压取决于外部是否上拉）。

5.2 连接PSE进行动态测试

使用一个支持802.3bt的PSE交换机或测试仪进行测试。

测试1：检测与分类

1. 将板卡通过网线连接至PSE。
2. 使用PoE测试仪或能显示PSE日志的交换机，观察过程。
3. 预期结果：PSE应成功完成检测（检测到约25kΩ签名）。随后进入分类阶段，PSE应报告检测到的分类事件和类别。对于我们的Class 8设计，PSE应看到至少4个分类事件，并最终识别为高功率设备（具体类别显示取决于PSE厂商）。
4. 问题排查：
   • PSE无法检测：检查R_DEN阻值精度和焊接。检查VDD/VSS输入路径是否连通。用示波器观察VDD电压，在检测阶段PSE会施加两个电压斜坡（2.8V-10V），看VDD是否有相应变化。
   • 分类错误：检查R_CLSA和R_CLSB阻值。用示波器同时测量VDD电压和RTN电流（可用电流探头或小采样电阻）。在分类阶段（VDD在14.5V-20.5V之间），RTN电流应呈现与电阻对应的阶梯状。如果电流不对，可能是电阻值错误或芯片分类电路未工作。

测试2：启动与浪涌

1. 分类成功后，PSE会施加全压（约50V）。
2. 用示波器双通道观察：CH1接VDD（相对VSS），CH2接PG引脚（相对RTN）。
3. 预期结果：
   • VDD电压从分类电压跳变到约50V。
   • 在VDD上电的同时，PG引脚应立即被拉低（接近RTN电平）。
   • PG引脚保持低电平约81.5ms（浪涌延迟时间）。
   • 81.5ms后，PG引脚释放变为高阻态（如果外部有上拉，则变为高电平）。
   • 同时，RTN引脚电压应开始上升，向后级电容充电。
4. 问题排查：
   • PG引脚不拉低或拉低时间极短：检查IRSHDL_EN引脚是否被意外拉低（禁用浪涌延迟）。确认PG引脚外部电路，是否被强上拉等。
   • 启动后VDD电压跌落或重启：最可能的原因是浪涌电流超标。测量RTN引脚电流波形。如果电流在启动瞬间就达到并维持在电流限制值（如2.2A）附近，然后VDD下跌，说明后级电容太大。必须按前述方法减小电容或增加缓启动电路。
   • PG释放后，后级电路不工作：检查PG信号是否正确连接到后级DC-DC的使能端，电平逻辑是否正确（高有效还是低有效）。测量后级DC-DC的输入电压是否正常。

测试3：自动MPS功能验证这是验证超低待机模式的关键。

1. 让系统正常启动并进入工作状态。
2. 通过软件或硬件方式，使后级负载进入极低功耗状态（如关闭所有外设，MCU深度睡眠），使总输入电流低于MPS阈值（典型28mA）。
3. 用示波器观察RTN引脚电流（需要高精度电流探头或小采样电阻）和AMPS_CTL引脚电压。
4. 预期结果：
   • 当RTN电流持续低于阈值一段时间后，应观察到AMPS_CTL引脚周期性地产生一个电压脉冲（约24V）。
   • 同时，在输入电流波形上，应叠加一个与脉冲同步的电流台阶，其幅度约为24V / R_MPS。
   • 脉冲的开启时间和周期应符合所选的MPS_DUTY设置（如12.5%占空比，开启时间约37.5ms，周期约300ms）。
5. 问题排查：
   • 无MPS脉冲产生：首先确认RTN电流是否真的低于阈值。检查AMPS_CTL引脚是否悬空（应连接RMPS到VSS）。检查MPS_DUTY引脚配置是否正确（电阻值或短接）。
   • MPS脉冲幅度不对：检查RMPS电阻值。测量AMPS_CTL引脚在脉冲期间的电压，是否在24V左右。
   • PSE仍然断电：可能是MPS脉冲电流不够大，或占空比不合适。尝试减小RMPS以增大脉冲电流，或尝试更大的占空比（短接MPS_DUTY到VSS）。另外，有些PSE对维持电流的持续时间有要求，确保你的PD在低功耗状态下的基础电流（不含MPS脉冲）不会长时间绝对为零。

5.4 Autoclass与PSE类型指示功能

• Autoclass：此功能允许PSE测量PD的实际工作功耗（而不仅仅是分类申报的功率），并进行更精细的电源管理。要启用Autoclass，需在分类阶段将AUTCLS引脚拉低。通常将此引脚连接到MCU的一个GPIO，由MCU在初始化阶段控制。启用后，PSE会在一个扩展的分类周期内进行测量。这对于功耗动态变化大的设备（如带云台和红外灯的摄像头）优化系统总功耗很有用。
• PSE类型指示（TPH， TPL， BT）：这些开漏输出引脚在启动完成后，会指示连接到的PSE类型（如是否为802.3bt PSE）。可以将这些引脚上拉到MCU的电源，并由MCU读取，从而让PD设备了解供电端的能力，可能用于调整自身行为或UI显示。

6. 总结与进阶应用思考

经过从理论到实践的全流程剖析，TPS2372展现出了其在现代高功率PoE应用中的强大实力。它不仅仅是一个合规的接口芯片，更是一个集成功率开关、智能电源管理、多重保护于一体的解决方案。其自动MPS功能对于需要“永远在线”但又要极致省电的物联网设备来说，是杀手级特性。

在实际项目中，除了基本功能，还可以进一步挖掘其潜力：

• 双电源冗余设计：TPS2372可以与传统DC电源插座结合。当PoE供电时，通过PG信号禁用外部DC-DC；当使用外部电源时，通过一个电路将DEN拉低，禁用TPS2372的MOSFET，实现无缝切换。
• 功率遥测与动态管理：结合MCU读取TPH/TPL/BT信息，以及监测输入电压电流，PD可以更智能地管理自身功耗。例如，在知道PSE仅为Type 3（60W）时，主动限制某些高功耗功能，防止过载。
• 高温环境设计：对于户外或高温机柜应用，除了优化PCB散热，还可以在软件层面监控芯片温度（可通过估算或外置NTC），在结温过高时主动降低负载功率，实现降额运行。

最后，分享一个我踩过的“坑”：在早期测试中，我使用了普通的1/4W 0805封装电阻作为RMPS。在常温下工作正常，但在高温老化测试中，该电阻在连续工作数小时后发生了阻值漂移甚至开路，导致MPS功能失效，设备在待机时被PSE意外断电。教训是深刻的：对于任何承载脉冲或持续功率的电阻，尤其是像RMPS这样关键的功能电阻，必须严格按照其脉冲功率和平均功率降额曲线来选型，在高温环境下要留足裕量，优先选择金属膜或厚膜功率电阻。细节决定成败，在电源设计领域，这句话尤其正确。