TI DSP I2C中断机制详解：从寄存器配置到高效通信框架设计

1. 项目概述

I2C总线，这个在嵌入式世界里无处不在的“双线英雄”，相信每一位和单片机、传感器、EEPROM打过交道的工程师都再熟悉不过了。两根线，一根时钟（SCL），一根数据（SDA），就撑起了主从设备之间通信的一片天。它的简洁和高效，让它成为了连接微控制器与各种外设的默认选择。然而，在实际项目中，尤其是当通信数据量增大、实时性要求提高时，单纯依靠轮询（Polling）方式去检查I2C状态寄存器，不仅会大量占用宝贵的CPU时间，还可能导致响应延迟，错过关键事件。这时，中断（Interrupt）机制的价值就凸显出来了。

中断允许I2C模块在特定事件（比如数据收发完成、总线仲裁失败、收到自身地址）发生时，主动“打断”CPU当前的工作，让CPU立即去处理这个紧急事件。这就像是给系统装上了“事件触发器”，实现了从“CPU不断敲门问‘好了没’”到“外设主动喊‘事办完了，快来处理’”的转变，极大地提升了系统效率和响应速度。本文将深入德州仪器（TI）C6472/TCI648x系列DSP中I2C模块的中断机制与寄存器配置，手把手带你理解每一个中断事件的来龙去脉，并掌握如何通过精准配置ICSTR、ICIMR等关键寄存器，构建一个高效、可靠的I2C中断驱动通信框架。无论你是正在调试一个I2C传感器，还是设计一个多主总线系统，这里的细节都至关重要。

2. I2C中断机制深度解析

2.1 中断系统架构与工作流程

在TI的I2C模块中，中断并非一个孤立的功能，而是一个由事件标志、中断使能、中断向量和CPU响应共同构成的完整链条。理解这个链条，是高效使用中断的基础。

整个中断流程可以概括为“事件发生 -> 标志置位 -> 屏蔽检查 -> 中断请求 -> CPU响应 -> 读取向量 -> 标志清除”。当I2C总线上发生特定事件（例如，数据接收寄存器ICDRR已满）时，硬件会自动将中断状态寄存器（ICSTR）中对应的标志位（如ICRRDY）置为1。这个标志位就像一个“事件记录员”，记下了发生了什么。

但是，记录下事件并不等于立刻就要报告。是否报告，取决于中断屏蔽寄存器（ICIMR）中对应的使能位。如果ICIMR中该事件的使能位为1（即未屏蔽），那么这个事件就会产生一个中断请求（Interrupt Request），发送给CPU。如果使能位为0，即使标志位置1，中断请求也会被阻塞，事件被“静默”记录，等待软件轮询发现。

CPU收到中断请求后，会跳转到预先设置好的中断服务程序（ISR）入口。在ISR中，我们首先要搞清楚是哪个具体事件触发了这次中断。这时就需要读取中断向量寄存器（ICIVR）。ICIVR里存放的是一个二进制编码的值，每个值对应一个最高优先级的中断事件。读取ICIVR这个动作本身有一个关键副作用：它会自动清除当前最高优先级事件在ICSTR中的标志位。如果清除后，还有其他已使能且标志位为1的事件，那么I2C模块会立即再产生一个新的中断请求。这种“读向量即清标志”的机制，要求我们的ISR设计必须高效且完整，避免遗漏处理其他挂起的中断。

2.2 七大中断事件详解

I2C模块可以产生多种中断，每种都对应着总线通信中的一个关键状态。下面我们逐一拆解，理解它们触发的时机和背后的含义。

2.2.1 仲裁丢失中断（AL - Arbitration Lost）这是多主系统中的专属事件。当总线上有多个主设备几乎同时发起传输时，它们会通过“线与”机制竞争总线控制权，这个过程就是仲裁。仲裁失败的一方会检测到自己发送的电平与总线实际电平不符，从而触发AL中断。此时，模块会自动从主模式切换到从接收模式（MST位被清零），并等待总线空闲。除了常规仲裁失败，在总线忙（BB=1）时尝试发起START条件，也会被视作非法操作而触发AL中断。处理AL中断时，软件通常需要重新尝试发送，或进行错误计数与恢复。

2.2.2 无应答中断（NACK - No Acknowledge）当作为发送方（主或从）在发送完一个字节的数据或地址后，在ACK周期内没有检测到接收方拉低SDA线（即未收到ACK信号），就会触发NACK中断。这通常意味着：1）目标从设备地址错误或不存在；2）从设备忙或故障；3）在主机接收模式下，主机主动发送NACK以终止读取。处理NACK是通信可靠性的关键，通常需要重试机制或上报错误。

2.2.3 寄存器访问就绪中断（ARDY - Register Access Ready）这是一个非常实用、用于优化主模式操作的中断。当I2C作为主机时，你配置好地址、数据和命令（写入ICDXR、ICSAR，设置STT等）后，硬件需要时间来处理这些命令并驱动总线。在硬件忙于此操作时，如果你过早地写入下一个数据，可能会造成冲突。ARDY中断就是在告诉你：“上次你交代的任务（地址/数据/命令）我已经处理完了，状态也更新好了，现在寄存器（ICDXR等）安全了，你可以写下一个数据了。” 这特别适合在非重复模式（RM=0）下进行多字节传输的流程控制。

2.2.4 接收就绪中断（ICRINT / ICRRDY）当接收移位寄存器（ICRSR）中的数据成功拷贝到数据接收寄存器（ICDRR）后，此中断触发，标志位ICRRDY置1。这表示一个新字节的数据已经到位，可以安全读取了。这是最常用的接收数据中断。需要注意的是，如果前一个数据还没从ICDRR读出，新数据又来了，就会发生接收溢出（Overrun），此时ICSTR中的RSFULL位会置1，新数据会覆盖ICRSR中的旧数据，但不会拷贝到ICDRR，可能导致数据丢失。因此，在ISR中读取数据后，应及时检查RSFULL状态。

2.2.5 发送就绪中断（ICXINT / ICXRDY）当数据发送寄存器（ICDXR）中的数据被拷贝到发送移位寄存器（ICXSR）并开始移位输出后，此中断触发，标志位ICXRDY置1。这表示ICDXR已经“空”了，可以写入下一个要发送的字节了。这是最常用的发送数据中断。与接收溢出对应，发送端存在下溢（Underflow）风险：如果ICXSR已经移空，但ICDXR还未写入新数据，ICSTR中的XSMT位会置0，模块可能会重新发送上一个字节的数据，造成通信错误。高效的中断服务程序应确保及时写入下一个数据。

2.2.6 停止条件检测中断（SCD - Stop Condition Detected）当I2C总线上检测到STOP条件时，无论这个STOP条件是由本机还是其他设备产生的，都会触发此中断。这对于从设备尤其有用，标志着一次传输会话的结束，从设备可以据此进行状态复位，准备下一次寻址。在主设备中，也可以用它来确认自己发出的STOP条件已成功完成。

2.2.7 被寻址为从设备中断（AAS - Addressed As Slave）当I2C模块（处于从模式）在总线上识别出自己的7位/10位专用地址，或者检测到全零的“广播呼叫（General Call）”地址时，此中断触发。这是从设备“被点名”的通知。触发后，模块会根据主机后续发送的读/写位，自动切换为从发送器或从接收器模式。这是实现多从机系统的核心中断。

注意：中断标志的清除方式并非所有标志位都是通过读ICIVR自动清除的。ICSTR中的某些状态位（如BB, RSFULL, XSMT, NACKSNT等）需要软件向其写入1来清除（Write-1-to-Clear）。在中断服务程序中，务必根据数据手册仔细处理每个标志位，错误的清除操作可能导致状态机混乱或丢失中断。

3. 核心寄存器配置实战

理解了中断机制，我们就要通过配置寄存器来驾驭它。TI I2C的寄存器虽然不多，但每个位都至关重要。配置不当，轻则通信失败，重则导致总线挂死。

3.1 中断屏蔽寄存器（ICIMR）配置策略

ICIMR是你的“中断过滤器”，决定哪些事件能产生中断请求。复位后所有位为0，即所有中断被屏蔽。

配置原则：按需开启。只开启你计划在中断服务程序中处理的事件。例如，如果你只使用轮询方式发送，用中断方式接收，那么只开启ICRRDY（接收就绪）和ARDY（主模式流程控制）即可，ICXRDY（发送就绪）可以保持屏蔽。

典型配置示例（主模式，中断收发）： 假设我们作为主机，需要中断方式发送和接收数据，并关心通信错误。

// 使能接收就绪、发送就绪、寄存器就绪、无应答、仲裁丢失中断 // 位定义: [保留] | AAS | SCD | ICXRDY | ICRRDY | ARDY | NACK | AL // 我们使能 ICXRDY, ICRRDY, ARDY, NACK, AL volatile uint32_t *icimr = (uint32_t *)I2C_ICIMR_ADDR; *icimr = (0x1 << 4) | // ICXRDY 使能 (0x1 << 3) | // ICRRDY 使能 (0x1 << 2) | // ARDY 使能 (0x1 << 1) | // NACK 使能 (0x1 << 0); // AL 使能 // AAS和SCD在主模式下通常不需要，故保持为0（禁用）

关键点：ARDY中断在主模式非重复传输中非常有用，它可以精准地指示上一次寄存器操作（如启动传输、写入数据）已完成，避免软件过早写入造成冲突。在配置ICIMR前，务必确保I2C模块处于复位状态（ICMDR中的IRS=0），或在配置后清除可能已置位的中断标志，防止误触发。

3.2 中断状态寄存器（ICSTR）的读取与处理

ICSTR是中断服务程序中的“侦察兵”。进入ISR后，不能只依赖ICIVR，因为ICIVR只告诉你最高优先级的事件。为了全面了解总线状态，尤其是处理多个事件同时发生的情况，必须读取ICSTR。

ISR中的标准操作流程：

1. 读取ICIVR：获取最高优先级中断的向量号，并自动清除其标志位。
2. 读取ICSTR：获取完整的中断和状态快照。结合ICIVR的值，判断具体发生了什么。
3. 分支处理：根据ICSTR中的标志位，跳转到对应的处理子程序。
4. 清除状态位：对于需要软件写1清除的标志（如BB,RSFULL,XSMT），在适当的时候进行清除。注意，ICRRDY和ICXRDY在数据被读取或写入后通常由硬件或读ICIVR清除，但有时为了安全，也可以在ISR中手动清除。

示例：处理接收就绪中断

void I2C_ISR(void) { uint32_t ivr = *((volatile uint32_t *)I2C_ICIVR_ADDR); // 读向量，清最高优先级标志 uint32_t str = *((volatile uint32_t *)I2C_ICSTR_ADDR); // 读完整状态 switch(ivr) { case I2C_INTCODE_RRDY: // 假设这是接收就绪的向量编码 if(str & I2C_STR_ICRRDY_MASK) { // 1. 读取数据 uint8_t data = *((volatile uint8_t *)I2C_ICDRR_ADDR); // 2. 检查接收溢出 if(str & I2C_STR_RSFULL_MASK) { // 发生了溢出错误，进行错误处理，如丢弃数据、重置接收缓冲区等 handle_rx_overrun(); // 清除RSFULL标志（写1清除） *((volatile uint32_t *)I2C_ICSTR_ADDR) = I2C_STR_RSFULL_MASK; } // 3. 将数据存入用户缓冲区 user_rx_buffer[rx_index++] = data; } break; // ... 处理其他中断向量 } }

实操心得：在复杂的通信场景下，ICSTR中的BB（总线忙）和RSFULL/XSMT（溢出/下溢）状态位比中断标志位更能反映潜在问题。建议即使在非中断处理的主循环中，也定期或在进行关键操作前检查这些状态位，做到主动防御。

3.3 模式寄存器（ICMDR）与中断的联动

ICMDR是I2C模块的“大脑”，它的配置直接影响中断的行为。

• IRS位（I2C复位）：这是总开关。必须在IRS=0（复位状态）下配置其他大部分寄存器，如时钟分频器（ICCLKL/H）、自身地址（ICOAR）等。配置完成后，将IRS置1使能模块。特别注意：在传输过程中突然将IRS清零，可能导致总线挂死（见下文2.15节描述），务必在总线空闲时操作。
• MST/TRX位（主/从、发/收）：这决定了模块的身份和行为，从而决定了哪些中断是相关的。例如，AL中断只对主设备有意义；AAS中断只对从设备有意义。
• RM/STT/STP位（重复模式/启动/停止）：这些位控制传输的起止。在非重复模式（RM=0）下，ARDY中断在内部数据计数器（由ICCNT设置）减到0时触发，可用于标志一次预定长度传输的结束。在重复模式（RM=1）下，ARDY在每个数据字传输结束后都会触发，适合流式数据传输。
• NACKMOD位（NACK模式）：这是一个主动控制位。当模块作为接收方时，通常会自动发送ACK。如果你希望在接收倒数第二个字节后主动发送NACK（通知发送方停止），可以在接收倒数第二个字节期间将NACKMOD置1，这样在下一个ACK周期就会发出NACK信号，同时会触发NACK中断（如果使能）。这常用于主机接收时，通知从机发送结束。
• FREE位（自由运行模式）：在仿真调试时至关重要。如果设置FREE=1，当CPU遇到断点暂停时，I2C模块会继续运行，避免因时钟停止导致总线挂死（从设备可能一直等待时钟边沿）。在产品代码中通常设为0。

3.4 时钟与数据计数寄存器配置

中断的及时产生依赖于正确的时序，而时序由时钟寄存器控制。

3.4.1 时钟分频寄存器（ICCLKL, ICCLKH）这两个寄存器决定了I2C总线时钟SCL的频率和占空比。计算公式为：SCL频率 = 模块输入时钟频率 / [(ICCL + 6) + (ICCH + 6)]SCL低电平时间 = 模块时钟周期 * (ICCL + 6)SCL高电平时间 = 模块时钟周期 * (ICCH + 6)

配置步骤与计算示例： 假设模块输入时钟（Module Clock）为100 MHz，我们需要配置标准模式（100 kHz）的I2C时钟，目标占空比50%。

1. 计算总的分频系数：100,000,000 Hz / 100,000 Hz = 1000。
2. 高低电平时间各占一半，所以(ICCL+6) + (ICCH+6) = 1000，且ICCL+6 = ICCH+6 = 500。
3. 因此，ICCL = ICCH = 500 - 6 = 494(0x1EE)。
4. 关键：必须在IRS=0时写入ICCLKL和ICCLKH。

// 配置I2C时钟为100kHz，占空比50% *((volatile uint32_t *)I2C_ICCLKL_ADDR) = 494; // 设置低电平时间分频值 *((volatile uint32_t *)I2C_ICCLKH_ADDR) = 494; // 设置高电平时间分频值

3.4.2 数据计数寄存器（ICCNT）此寄存器仅用于主模式非重复传输（RM=0）。它设定了本次传输要发送或接收的数据字节数。写入ICCNT的值会被加载到一个内部递减计数器。当计数器减到0时，如果STP位被设置，模块会自动产生STOP条件，同时会触发ARDY中断（如果使能），告知软件本次传输结束。

配置示例：主机准备向从机0x50发送5个字节数据。

*((volatile uint32_t *)I2C_ICSAR_ADDR) = 0x50; // 设置从机地址 *((volatile uint32_t *)I2C_ICCNT_ADDR) = 5; // 设置传输数据计数为5 // 随后配置ICMDR，设置MST=1, TRX=1, STT=1, STP=1, RM=0，启动传输

注意事项：ICCNT的值是“数据字”的数量，其大小由ICMDR中的BC位（位计数）决定。通常BC=0（8位/字节），所以ICCNT就是字节数。如果BC设置为其他值（如4位），那么ICCNT计数的就是4位数据的个数。

4. 中断服务程序（ISR）设计与优化

有了寄存器配置的知识，最终要落地到一个高效、健壮的中断服务程序中。糟糕的ISR设计是系统不稳定和性能瓶颈的根源。

4.1 ISR设计核心原则

1. 快进快出：ISR应只做最紧急、必须立即处理的事情，如读取数据、清除标志、通知主循环。复杂的逻辑、耗时的计算（如浮点运算）、动态内存分配等，必须放到主循环或任务中。
2. 状态驱动，而非流程驱动：不要试图在ISR中完整处理一个多步骤的通信协议。ISR应基于ICSTR的状态进行反应式处理。例如，收到ICRRDY就存数据，收到ARDY就设置一个“寄存器可写”的标志。
3. 妥善处理重入与共享资源：如果I2C中断可能被更高优先级中断打断，或者与主循环共享数据缓冲区，必须使用临界区保护（如关中断、信号量）来访问共享资源，防止数据损坏。
4. 清除中断标志：这是ISR的“责任”。务必根据数据手册，用正确的方式（读ICIVR或写ICSTR）清除已处理的中断标志，否则会导致中断持续触发，系统瘫痪。

4.2 一个典型的主模式发送ISR框架

假设我们使用中断方式，通过I2C主机发送一个数据块。

// 全局变量或结构体，用于ISR与主循环通信 typedef struct { uint8_t tx_buffer[256]; volatile uint16_t tx_index; volatile uint16_t tx_length; volatile bool is_busy; volatile bool tx_complete; } i2c_master_tx_context_t; i2c_master_tx_context_t g_i2c_tx_ctx; void I2C_Master_TX_ISR(void) { uint32_t ivr = HW_REG(I2C_ICIVR); // 读取中断向量 uint32_t str = HW_REG(I2C_ICSTR); // 读取状态 switch(ivr) { case I2C_INTCODE_ARDY: // 寄存器就绪，意味着可以写入下一个数据或命令 if(g_i2c_tx_ctx.tx_index < g_i2c_tx_ctx.tx_length) { // 还有数据要发送 HW_REG(I2C_ICDXR) = g_i2c_tx_ctx.tx_buffer[g_i2c_tx_ctx.tx_index++]; // 写入数据后，ICXRDY标志会暂时清零，等待数据移入ICXSR } else { // 所有数据已写入，等待最后一个字节发送完成（由ICXRDY或SCD指示） // 这里可以不做额外操作，或者设置一个标志 } // ARDY标志已被读ICIVR自动清除 break; case I2C_INTCODE_XRDY: // 发送寄存器就绪（ICDXR空），通常与ARDY协同工作 // 在非重复模式下，发送流程主要由ARDY驱动，XRDY可能用于辅助判断 // 可以在此检查是否有下溢（XSMT=0） if((str & I2C_STR_XSMT_MASK) == 0) { // 发生下溢错误处理 handle_tx_underflow(); } // XRDY标志通常由写入ICDXR或读ICIVR清除 break; case I2C_INTCODE_NACK: // 从机无应答 g_i2c_tx_ctx.is_busy = false; g_i2c_tx_ctx.tx_complete = true; // 标记完成（但失败） // 可能需要设置错误码 // 清除NACK标志（写1清除） HW_REG(I2C_ICSTR) = I2C_STR_NACK_MASK; // 强制产生STOP条件？取决于协议，有时需要 // HW_REG(I2C_ICMDR) |= I2C_MDR_STP_MASK; break; case I2C_INTCODE_AL: // 仲裁丢失，通常重试 g_i2c_tx_ctx.is_busy = false; // 本次传输失败 // 可以在此启动一个重试计时器或计数器 // 清除AL标志（写1清除） HW_REG(I2C_ICSTR) = I2C_STR_AL_MASK; break; case I2C_INTCODE_SCD: // 检测到STOP条件，一次完整传输结束 if(g_i2c_tx_ctx.tx_index >= g_i2c_tx_ctx.tx_length) { // 确实是我们计划的所有数据都发完了 g_i2c_tx_ctx.is_busy = false; g_i2c_tx_ctx.tx_complete = true; // 标记成功完成 } // 清除SCD标志（写1清除） HW_REG(I2C_ICSTR) = I2C_STR_SCD_MASK; break; default: // 处理其他未预期中断，或忽略 break; } }

主循环中的发送函数：

bool I2C_Master_Transmit(uint8_t slave_addr, uint8_t *data, uint16_t len) { if(g_i2c_tx_ctx.is_busy) return false; // 忙，拒绝新请求 // 1. 准备上下文 memcpy(g_i2c_tx_ctx.tx_buffer, data, len); g_i2c_tx_ctx.tx_index = 0; g_i2c_tx_ctx.tx_length = len; g_i2c_tx_ctx.is_busy = true; g_i2c_tx_ctx.tx_complete = false; // 2. 配置I2C模块（确保在IRS=0时配置时钟、地址等，此处省略） HW_REG(I2C_ICSAR) = slave_addr; HW_REG(I2C_ICCNT) = len; // 设置数据计数 // 3. 配置中断使能（使能ARDY, XRDY, NACK, AL, SCD） HW_REG(I2C_ICIMR) = (I2C_IMR_ARDY | I2C_IMR_XRDY | I2C_IMR_NACK | I2C_IMR_AL | I2C_IMR_SCD); // 4. 启动传输：设置MST=1, TRX=1, STT=1, STP=1, RM=0, IRS=1 uint32_t mdr_value = I2C_MDR_MST | I2C_MDR_TRX | I2C_MDR_STT | I2C_MDR_STP | I2C_MDR_IRS; HW_REG(I2C_ICMDR) = mdr_value; // 5. 写入第一个数据（启动后，等待ARDY中断，在ISR中写入后续数据） // 首次写入也可以在这里进行，但需确保总线已启动。更安全的是在ARDY ISR中开始写。 // HW_REG(I2C_ICDXR) = g_i2c_tx_ctx.tx_buffer[g_i2c_tx_ctx.tx_index++]; // 6. 等待传输完成（超时机制必不可少） uint32_t timeout = 100000; // 超时计数 while(g_i2c_tx_ctx.is_busy && timeout--) { // 可以在此处执行其他低优先级任务 } if(timeout == 0) { // 超时处理：强制复位I2C？记录错误日志 g_i2c_tx_ctx.is_busy = false; return false; } return g_i2c_tx_ctx.tx_complete; // 返回是否成功完成 }

4.3 从机中断处理要点

从机的中断处理逻辑与主机侧重点不同：

• 核心中断是AAS：这是从机被寻址的“唤醒”信号。在AAS中断中，从机需要读取总线状态（通过ICSTR或后续操作）来确定主机是要求读还是写，然后准备好数据或接收缓冲区。
• ICRRDY/ICXRDY：用于实际的数据接收和发送，逻辑与主机类似。
• SCD中断很重要：标志着本次通信会话结束，从机应复位内部状态机，准备下一次寻址。
• 从机地址匹配：确保ICOAR寄存器中配置的自身地址正确，并且与主机发送的地址匹配（包括广播地址0x00的处理）。

5. 高级话题与疑难排查

5.1 总线挂死（Bus Hang）与恢复

这是I2C应用中最令人头疼的问题之一，输入资料的第2.15节专门提到了它。根本原因：I2C协议没有规定SCL时钟的最低频率。如果主机在读取数据过程中（此时从机正在驱动SDA为低）被意外复位或强制停止，从机会一直保持SDA为低，等待下一个SCL时钟边沿来结束当前位。而新主机无法在SDA为低时发起START条件，导致总线锁死。

TI手册推荐的恢复步骤（三步法）：

1. 配置一个I2C主机（可以是同一个模块恢复后，或另一个GPIO模拟的主机），让其产生最多9个SCL时钟脉冲。
2. 在每个时钟的高电平期间，观察SDA线是否变高。
3. 一旦观察到SDA变高，立即产生一个START条件，重新取得总线控制权。

软件实现思路：

void recover_i2c_bus(void) { // 1. 确保本模块是主机，且时钟线可控 // 2. 将SCL和SDA引脚配置为GPIO输出模式（如果需要） // 3. 循环产生时钟（先拉低，再拉高），最多9次 for(int i = 0; i < 9; i++) { set_scl_low(); // 产生低电平 delay_us(5); // 保持低电平时间 set_scl_high(); // 产生高电平 delay_us(5); // 保持高电平时间 // 检查SDA（此时需将SDA引脚切换为输入） if(read_sda_pin() == HIGH) { // SDA已释放，总线恢复 break; } } // 4. 产生START条件（SDA在SCL高时拉低） set_sda_high(); set_scl_high(); delay_us(5); set_sda_low(); delay_us(5); set_scl_low(); // 5. 总线恢复，将引脚控制权交还给I2C硬件模块 }

预防胜于治疗：避免在传输过程中复位I2C模块（保持IRS=1）。在系统设计上，可以考虑为I2C总线增加上拉电阻监控或看门狗电路，超时无响应则触发恢复序列。

5.2 中断优先级与嵌套处理

在复杂的嵌入式系统中，I2C中断可能不是唯一的中断源。需要合理设置其中断优先级。

• 优先级不宜过高：I2C通信本身是相对低速的（通常100kHz-400kHz），其ISR执行时间通常很短。设置过高的优先级可能会阻塞更紧急的中断（如系统定时器、高速通信接口）。
• 避免在I2C ISR中调用可能阻塞的函数，如某些操作系统的delay()或等待信号量的函数。
• 如果系统支持中断嵌套，且I2C ISR可能被更高优先级中断打断，那么对共享上下文（如g_i2c_tx_ctx）的访问必须使用原子操作或临时关中断进行保护。

5.3 调试技巧与常见问题排查表

调试建议：充分利用芯片的仿真调试功能。设置ICMDR中的FREE=1，这样在代码断点暂停时，I2C时钟不会停止，可以避免因调试导致的总线挂死。同时，可以实时观察ICSTR、ICIMR等寄存器的值，结合逻辑分析仪抓取SCL/SDA波形，是定位I2C问题最直观有效的方法。