低功耗DFT设计技术与实践
芯片DFT系列博客之十：从IR Drop到电源门控，深入剖析低功耗扫描、低功耗ATPG、UPF/CPF与物联网芯片实战
引言
测试功耗是DFT设计中长期被低估的关键问题。一颗芯片正常工作时功耗可能仅23W，但在扫描测试模式下由于大量触发器同时翻转、组合逻辑处于激活态，瞬时功耗可达正常工作模式的35倍。高测试功耗会引发IR Drop、可靠性损伤甚至烧片，对低功耗芯片（物联网、可穿戴、医疗植入）尤为致命。本博客系统讲解低功耗DFT的原理、技术、UPF/CPF应用与实战案例。
一、低功耗DFT概述与挑战
1.1 测试功耗的特殊性
┌──────────────────────────────────────────────────────────────┐ │ 正常工作 vs 测试模式 功耗对比 │ └──────────────────────────────────────────────────────────────┘ ┌──────────────────┐ ┌──────────────────┐ │ 正常工作模式 │ │ 扫描测试模式 │ ├──────────────────┤ ├──────────────────┤ │ 时钟门控
