频率可编程窄带发射机设计实战：从原理到调试

做无线通信项目的朋友应该都有这种体会：只要设备需要几十个信道切换、或者在不同位置部署时想临时调整发射频率，那种固定频点、出厂就固化死的发射模块就会变得特别难用。换晶振、改电感、飞线调试，折腾半天还不一定稳。所以当我在项目中遇到一个“New Frequency-Programmable, Narrow-Band Transmitter”的需求时，第一反应就是——终于不用再靠手工换料来改频率了。

这个标题说的东西，简单来讲就是一个发射频率可以由MCU随时设置、信道带宽很窄的射频发射机。窄带意味着选择性好、占用频谱窄，特别适合做远程开关、无线抄表、工业遥控、传感器数据回传这类对速率要求不高但对距离和抗干扰要求很高的场景。而频率可编程，则意味着你可以在运行时通过串口或SPI写入目标频率，在多个信道之间跳转，或者根据现场干扰环境灵活换频点，而不是被硬件焊死在某一固定频率上。这篇文章就把我这套频率可编程窄带发射机从方案选型、硬件设计、固件控制到实测调试的完整过程拆开讲，记录踩过的坑，也给正要动手做类似设备的你一份可以直接照抄的作业。

1. 项目整体设计与思路拆解

1.1 窄带发射机的应用场景与核心优势

先聊聊为什么一定要“窄带”。很多人一听到窄带就觉得很落后，觉得带宽越大传输越快，窄带有什么用？但实际工程里，窄带发射机到现在仍然大量存在于各类行业设备里，核心原因有三个：频谱资源省、接收灵敏度高、干扰对抗能力强。

举个最直观的例子：你做一个100米外触发报闸的遥控开关，业务数据就几个字节，用窄带调制把信号压缩到25kHz的带宽内，接收机那边的匹配带宽也跟着做窄，等效噪声功率大幅下降，灵敏度往往能做到-120dBm以下。相比之下，1MHz带宽的宽带信号因为噪声底更高，要做到同样灵敏度就需要更大的发射功率，在电池供电的便携设备里尤其不划算。窄带信号在密集频谱环境里也更安全，不容易压到别人的业务频段，也不容易被邻近强信号直接击穿。

那“窄带发射机”的频率可编程又是什么意思？通俗点说，以前设备出厂时用晶振倍频加上谐振回路，频率是固定的，想改频点就得换晶振、重调匹配，这对生产维护都是灾难。而频率可编程设备内部使用锁相环（PLL）或直接数字频率合成（DDS）作为频率源，MCU只要写入一个数字频率字，PLL的压控振荡器就会锁定到目标频率上，匹配网络允许一定范围的调谐，就能实现多个频点共用一套硬件。我在这个项目里最终做出来的设备，可以在400~470MHz的UHF工业频段内，以1kHz步进任意设置发射频率，信道带宽控制在12.5kHz左右，末级输出功率约+22dBm，整体电流控制在120mA以内，非常适合间歇性发射的应用。

1.2 实现频率可编程的三条主流路线：PLL、DDS、SoC收发器

说到方案选型，这是每个做射频的人都要纠结很久的事。市面上实现频率可编程窄带发射的路线大致有三条：分立PLL加VCO方案、DDS加倍频/混频方案、以及集成了收发功能的射频SoC方案。三条路我之前都在不同项目里用过，各有各的脾气。

分立PLL加VCO方案，比如用ADF4351、LMX2572这类锁相环芯片，配合外置VCO或者PLL内部集成VCO，好处是相位噪声低、频率范围宽、灵活性极高，频率上限可以做到几个GHz。但这方案外围电路相对复杂，环路滤波器参数、VCO调谐电压范围、隔离度处理都得自己调，对PCB设计功底要求很高。DDS方案像AD9910、AD9854，频率分辨率极好，还能实现任意波形和快速跳频，但DDS的输出杂散多，尤其是窄带场景里要额外加椭圆低通滤波器把杂散压下去，处理不好反而得不偿失，而且功耗也不低。

我这次用的其实是第三条路：SoC收发器方案，具体是选用了一颗集成了PLL、VCO、PA和窄带调制功能的Sub-GHz收发芯片。这样做的好处太明显了，频率字、调制带宽、调制方式全部由寄存器控制，外围只需要按参考设计把匹配网络、滤波器和天线做好，剩下的事情都是配置寄存器的软件问题。对一次性项目或者小批量产品来讲，这条路的固件工作量虽然略大，但硬件可靠性和一致性都远好于自己堆分立件，调试周期也能缩短一半以上。如果有朋友追求极致相位噪声，那我会建议用分立PLL方案；但如果目标是快速落地、稳定量产，SoC收发器就是最优解。

2. 核心器件选型与原理补充

2.1 窄带发射链路里每一个模块都在做什么

搞明白整条发射链路，对你后面的调试会非常有帮助。一个典型的频率可编程窄带发射机，从信号源到天线，依次要经过这几个核心模块：频率合成单元、调制单元、功率放大单元、谐波滤波单元。

频率合成单元就是这个项目里“频率可编程”的直接担当。以SoC收发器为例，内部就是一个电荷泵锁相环。锁相环的工作原理可以理解成一个自动纠偏的反馈系统：压控振荡器（VCO）输出频率，经过分频器除以N，然后与晶振参考频率经过R分频后的鉴相频率进行比较，如果两者有偏差，电荷泵就会输出误差电流，经过环路滤波器变成电压去拉VCO，一直到输出频率精确等于参考频率乘以N/R再乘上内部倍频系数。所以我往频率寄存器里写目标频率，实际上就是在让分频器换一个分频比，环路重新锁定到新频点上。

调制单元在窄带系统里通常用的是FSK/GFSK或者OOK。FSK就是在两个相距很近的频点之间来回切换来表示0和1，频偏一般也就±1.2kHz到±4.8kHz。GFSK会在基带信号上加一个高斯滤波器，让频率切换过程更圆滑，限制发射频谱的占用带宽，这也是窄带通信能挤在很多相邻信道里面而不互相干扰的关键。如果你用的是OOK，则只需要控制PA的开关，硬件上更简单，但抗干扰能力不如FSK，适合更简单的遥控场合。

功率放大单元负责把几十毫瓦级的小信号推高到设计输出功率。SoC内部通常自带一个PA，但它的输出阻抗不是标准的50欧姆，而是几十欧姆甚至更低的复数阻抗，因此必须经过匹配网络。谐波滤波单元则是接在PA后面的低通滤波器，通常是LC形式的π型网络，专门用来滤除二次谐波、三次谐波这些倍频分量。法规对谐波电平有严格要求，而且谐波过大也会干扰其他设备，这一步没法省。整个链路的匹配和滤波，直接决定了你最终能否既把功率送出去，又让频谱干干净净。

2.2 参考晶振选型：温漂和精度决定频率能不能“准”

频率可编程系统里，所有频点都是从参考晶振推算出来的。这句话请你务必记住，因为很多“频率不准”的故障，最后查来查去问题都出在晶振上。PLL只是保证VCO输出频率是晶振频率的整数倍关系，它本身不会平白无故产生一个绝对精确的频率，如果晶振跑偏了，输出频率就跟着偏。

普通石英晶振的初始频率误差一般在±10ppm到±30ppm，温度漂移更明显。按400MHz发射频率来算，10ppm就对应4kHz的绝对偏差。如果是12.5kHz窄带信道，4kHz已经吃掉将近三分之一的信道带宽，接收端如果用相同精度的晶振再偏一次，两边叠加误差可能直接导致接收失败。所以在这个项目里，我毫不犹豫地选了TCXO温补晶振，频率稳定度做到±1ppm以内，常温下典型误差在±0.5ppm左右，对应400MHz就是±200Hz，这个误差在窄带系统里完全可接受。

还有一个细节是晶振负载电容和启动时间。如果是自己设计晶振电路，负载电容选错会导致起振频率偏离标称值，严重时甚至不起振。TCXO模块则把晶振和补偿电路封装在一起，基本只要保证供电干净、输出走线别太长就行，省心不少。项目里我用了26MHz的TCXO，频率字计算时直接按26MHz作为参考频率代入即可。

2.3 环路滤波器带宽怎么定：锁定速度与相位噪声的博弈

使用PLL架构的发射机，环路滤波器参数是个绕不开的调试点。环路滤波器通常是一个二阶或三阶的低通滤波器，它决定了PLL环路的带宽。环路带宽设宽一点，锁定速度会更快，VCO噪声压制效果也好，但参考杂散会变差；环路带宽设窄一点，杂散更干净，但锁定时间变长，而且VCO近端相位噪声可能变差。

窄带系统对相位噪声和杂散比较敏感，因为信道窄，任何带外噪声泄漏到相邻信道都可能造成干扰。所以我这里把环路带宽设置在参考频率的1/20到1/10左右。比如参考鉴相频率选50kHz，环路带宽就设在5kHz左右。这个比例既能保证稳定的锁定，又不会让参考杂散过于突出。调环路滤波器时最好用频谱仪观察本地振荡器输出，一边微调电容和电阻值，一边看杂散和锁定性能的变化，而不是只看芯片手册上给的公式硬套一遍就完事。

对于SoC收发器而言，环路滤波器参数通常都集成在内部，你没法改，只能通过寄存器选择和内部集成电容电阻组合。这就更简单了，只要选定合适的参考频率和分频配置，把寄存器填好，PLL的锁定表现一般都在合理范围内。但如果你自己搭PLL，请记得环路滤波的稳定性分析一定要做扎实，这是老生常谈但最容易出问题的地方。

3. 硬件电路设计与PCB实操要点

3.1 PCB布局：射频工程师的“玄学”其实全是物理

频率可编程窄带发射机如果做到400MHz频段，PCB布局不对，后边再怎么调软件都是白费。我的经验是三条硬规矩：阻抗可控、地平面完整、射频走线短而直。

先看阻抗。天线端口和所有射频测试点都要按50欧姆来设计走线，微带线的线宽由板厚、介电常数和铜厚共同决定。以一个1.6mm厚、FR4材质、介电常数4.4的常规双层板为例，顶层50欧姆微带线的线宽大约在2.8mm到3.0mm之间，这明显太宽了，双层板做400MHz射频很憋屈。所以我这个项目用的是4层板，表层到参考地平面间距约0.2mm，对应50欧姆线宽大约在0.35mm左右，走线就从容很多。如果你只能用双层板，那就要用共面波导结构，两侧辅以地包边，线宽一样要按阻抗计算工具算好。

再看地平面。RF区域的底层最好整片都是地，不要走乱七八糟的信号线。我会把发射机主芯片、匹配网络、天线连接器这三块的地参考面单独划成一块干净的区域，与数字地和电源地单点连接。接地过孔要密集，特别是芯片底部的散热焊盘，必须打足够多的地孔帮助散热和缩短回流路径。此外，PA的电流回路瞬间变化比较剧烈，对应的去耦电容要靠近PA供电引脚放置，高频去耦电容用100pF或者1nF的C0G电容，大容量去耦放在稍远位置。

还有一个容易忽略的点是屏蔽。如果设备外壳是金属的，建议给射频前端区域加一个屏蔽罩或者至少在设计里预留屏蔽罩焊盘，这样可以显著减少射频信号对ADC、MCU等敏感电路的辐射干扰，反过来也能防止数字噪声串入发射频谱。我在第一版里偷懒没加屏蔽，结果发现谐波和杂散总是压不下去，后来排查发现是电源走线把PA的强信号耦合到了主控的时钟线上，加上屏蔽之后问题就消失了。

3.2 匹配网络与低通滤波器的选择和参数取值

SoC收发器的RF输出引脚不可以直接接天线，必须先做阻抗匹配。芯片手册通常会给一个参考匹配电路，不建议跳过这个步骤直接自己发明。以我用的芯片为例，它在434MHz输出时PA最佳负载阻抗需要从芯片引脚转换到50欧姆，参考电路里用了一颗并联电感和两颗串联电容组成的L型网络。这里电感和电容的值不是随便来的，而是根据芯片输出阻抗和目标阻抗用Smith圆图手工算出来的，如果你手头有矢量网络分析仪，也可以做完S参数后根据实测微调。

匹配之后就是谐波抑制。虽然后级天线本身也有一定选频作用，但靠天线来滤谐波非常不靠谱，天线会随环境变化改变谐振特性。所以我在PA输出后面加了一级切比雪夫低通滤波器，截止频率设在500MHz左右，这样对400~470MHz通带内的基波影响很小，对800MHz以上的二次谐波有40dB以上衰减。低通滤波器的元件值我是按LC集总参数滤波器的设计方法计算的，典型结构是C-L-C的π型网络，三个元件的值用归一化低通原型变换得到。以434MHz为例，一组比较合适的值是：串联电感27nH，两侧并联电容各15pF，实际做出来后用网分看S21曲线，插损约0.3dB，滚降干净利落。

有一点要特别提醒：功率放大器在不同频率下最佳负载阻抗不同，所以当你利用软件把发射频率从一个极端跳到另一个极端时，匹配网络不可能在每个频点都完美。我的解决办法是把匹配做成宽带折中，牺牲一点边缘频点的输出功率，让整个400~470MHz范围内的回波损耗都控制在-10dB以下。实测下来，最高和最低频点之间的功率差异控制在1.5dB以内，完全够用。

3.3 电源设计：发射瞬间电流跌落是“隐形杀手”

窄带发射机看起来功耗不大，但实际上发射瞬间的电流变化非常陡峭。我这套设备发射功率+22dBm，加上PA和前级的消耗，发射状态总电流大约在120mA左右。如果供电是电池，特别是纽扣电池或者小容量锂电，发射瞬间的电压跌落会直接导致PLL失锁或者VCO频率漂移，表现为频谱仪上看到载波频率在一开始发射时稳不住、乱飘。

解决的办法有几个层次。最基本的，MCU和射频芯片的供电必须分开走线，各自用独立的LDO稳压，避免数字电路开关噪声串扰到射频供电上。其次，射频芯片的供电引脚旁边要放一个大容量的储能电容，比如10uF到47uF的陶瓷电容，靠近PA供电端再放一个100pF小电容，形成对地低阻抗路径。我在项目里还加了一个软启动逻辑：在开始发射前先让射频芯片进入一小段预充电状态，等内部电源稳定后再真正打开PA。这个小小的延时只有几毫秒，但对频谱纯净度的改善立竿见影。

如果你要在同一块板子上既跑MCU又跑射频，还用了DCDC降压，那就要特别留意DCDC的开关频率和谐波会不会落入发射频带内。这类问题在工程上非常常见，我建议DCDC开关频率尽量选择与发射频段没有倍数关系的值，再在DCDC输出端加一级LC滤波。

4. 固件与频率设置实现

4.1 寄存器初始化与芯片配置顺序

芯片的固件配置是这部分项目的重头戏，因为频率可编程的核心逻辑基本都在寄存器操作上。我用的SoC收发器有两种配置接口：SPI和简单的并行控制。我选择了SPI，速率设到4MHz，时序严格按照芯片手册里的要求来做。

初始化顺序很讲究，不能乱。我的一般顺序是：复位芯片，等待稳定；配置晶振启动和内部稳压器；进入待机模式；配置前导码、同步字、数据包格式；配置调制方式和频偏；配置发射功率；最后才配置频率寄存器。之所以要把频率设置放在最后，是因为PLL只有在前面各模块都稳定之后上电锁定才会可靠，如果你一上来就先写频率，后面又去动其他寄存器，有可能导致PLL失锁或者频率跳变，尤其在批量生产中这种问题会很隐蔽。

频率设置核心寄存器是一个24位的频率字，它决定了VCO的最终锁定频率。不同芯片的计算公式略有差异，但我这个芯片的规则是：输出频率等于参考晶振频率乘以频率字再除以2的25次方。反过来就是：

float fref = 26.0e6; // 参考晶振频率 uint32_t target_freq = 434000000; // 目标频率 uint32_t freq_word = (uint32_t)(target_freq / (fref / (1UL << 25)));

计算完频率字后，按照低、中、高字节依次写入频率寄存器。每次修改频率后，芯片内部会自动重新启动PLL锁定过程，我习惯在写入后等待一段时间，再读取PLL锁定标志位确认锁定成功。如果锁不住，说明频率字算错或者晶振频率和实际有偏差。

4.2 跳频与多信道管理的软件实现

既然频率可编程，那跳频就是理所当然的功能。项目里我把400~470MHz频段划分为间隔25kHz的多个信道，同时各信道频率和编号放进一张存储表里，MCU只要改一个信道编号变量，设备就自动切到对应频率。结合简单的时间分片轮询机制，就实现了多频率轮询上报。

这里要提一个细节：不同频点之间的切换不能无缝瞬间完成，PLL锁定需要时间。以我的配置，锁定时间大约在1ms左右，发射前需要把TXDONE状态和PLL锁定状态都确认好，再开PA，否则会有一段载波功率不稳的过渡期，这在频谱仪上会显示成一个突发的宽带噪声脉冲，严重影响无线指标。所以我在跳频函数里做了一个固定等待：设置频率->等待PLL锁定标志->再延时0.5ms->打开发射。这个先后顺序千万不能颠倒。

还有一个我在工程里反复强调的事情：频率字公式里的除法用的都是整数运算，如果MCU端用浮点数做除法，在一些编译器优化级别下可能会有细微误差，导致个别信道频率偏差几十赫兹。实际影响不大，但对于窄带系统来说，所有误差都应该从源头控制在最小。我建议用64位整数运算，先乘后除，保证精度。

4.3 出厂校准与频率误差补偿

即便用了TCXO，每一颗芯片的实际参考频率和标称值之间仍存在微小的偏移。在测试时，我用高精度频谱仪读出每台设备的实际发射频率与设置频率之间的差值，然后换算成频率校准系数，通过校准命令写入芯片内部或外部EEPROM里保存。设备每次上电读取校准值并进行频率补偿，这样可以把出厂频率误差控制在几十赫兹以内。

校准的换算逻辑很简单：如果实测频率比设定频率高2.5kHz，反推参考频率也偏高了一个比例，那就在计算频率字的参考频率上乘一个修正系数。但直接改公式里的参考频率源不算好办法，更稳妥的做法是保持公式不变，单独记录一个频率修正项，每次设置频率时在目标频率上加上或减去修正值，再去计算频率字。

校准流程用串口实现：生产测试工装通过串口发送“校频”指令，设备进入校准模式，按指定频点发射，频谱仪测量后把误差值回传给工装，再由工装调用“写入校准值”指令。整个过程用Python脚本自动化，一台设备的校准时间不到10秒，效率非常高。这里请大家一定记住：窄带发射机哪怕是同一批次元器件，也建议逐台校准，规格书上的典型值永远不能完全替代实测值。

5. 测试指标与实测记录

5.1 需要关注的发射指标有哪些

接收指标和发射指标是两套体系，做发射机重点看四个参数：载波频率误差、发射功率、谐波和杂散、调制频谱模板。

载波频率误差比较好理解，就是仪器测到的实际频率和设定频率的偏差。窄带系统一般要求误差不超过信道带宽的几分之一，以12.5kHz信道计算，业界普遍接受的范围是±1.5kHz左右。我用TCXO加校准后，实测误差基本都在±200Hz以内。

发射功率要分两步看：一是绝对功率值，比如我设定的+22dBm，频谱仪上用功率计校准后读到的是21.8~22.3dBm；二是功率平坦度，在全频段扫描时最差频点与最好频点的差值。发射功率过大过小都不行，过大会导致PA饱和产生额外谐波，过小则影响通信距离。

谐波和杂散是射频认证环节最容易卡人的指标。二次谐波和三次谐波必须分别做到比载波低40dB以上，宽带杂散通常要求低于-54dBm。你在自己实验室里也许可以不那么较真，但如果产品要做FCC、CE之类的认证，这个指标就必须满足。

调制频谱模板说的是发射FSK信号时，两边相邻信道的频谱泄漏必须在一个特定包络以下。这个指标直观体现了“窄带”两个字的含金量。如果GFSK的调制带宽参数设置太大，相邻信道功率就会超标；设置太小，又有码间串扰的风险。这个参数需要根据你的数据速率和信道带宽反复试验确定。

5.2 实测数据记录与调优过程

我搭建的测试环境很简单：被测板通过SMA线缆直接连接频谱仪，中间串了一个30dB衰减器保护频谱仪输入端，衰减器的精确衰减值用功率计标定过。供电用可调直流电源，记录发射时的电压和电流。

先测频率精度。设置频率434.0000MHz，占空比50%，频谱仪使用Span 50kHz、RBW 100Hz、VBW 100Hz，实测中心频率434.0002MHz，误差200Hz，换算ppm也在0.5以内，符合预期。然后跳频到469.0000MHz，误差同样在±300Hz以内。

再测输出功率和谐波。实测434MHz输出+22.1dBm，二次谐波868MHz处为-20dBm，抑制度42dB；三次谐波1302MHz处为-28dBm，抑制度50dB；其他杂散均低于-60dBm。这说明低通滤波器的衰减量是够的。

接下来看调制频谱。配置GFSK，频偏±2.5kHz，数据速率4.8kbps，频谱仪设置为Span 50kHz，RBW 300Hz，看到的频谱呈典型的高斯包络形状，相邻信道功率比载波低40dB以上。把频偏从2.5kHz调到4kHz之后，相邻信道功率明显抬升了10dB左右，虽然还不到超标线，但余量变小了。最终我确定频偏就设在±2.4kHz，留足余量。

最后还做了高低温交替测试。把设备放入温箱，-20℃和+60℃各保持2小时后测频率，TCXO的补偿效果明显，最大频率偏移也只有约±1.2kHz，窄带系统仍能正常运行。如果当初用了普通晶振，这个温度范围的偏移估计已经让接收端没法解调了。

6. 常见问题与排查技巧实录

6.1 典型问题速查表

调试过程里总会遇到一些反复出现的故障，我把频率可编程窄带发射机最典型的几类问题整理成表格，方便你排查时逐项对照。

6.2 频率不准的深度排查思路

如果你遇到频率不准的问题，建议按这个顺序排查，能省下很多无用功。

第一步是排除频率字计算错误。把目标频率代入公式，自己手算一遍，再和代码运行结果对比。最容易出错的地方是常数2的25次方被写成了2的24次方或者反过来，这类错误在项目中我见过不止一次。第二步是量参考晶振频率。用频谱仪或频率计直接测TCXO输出引脚，看是否为标称的26MHz。如果偏差超过1ppm，多半是晶振本身的问题或者负载电容不当。第三步是检查电源噪声对VCO的牵引。用示波器看射频芯片供电引脚的纹波，发射瞬间如果电压跌落超过50mV，就要加强储能电容。第四步才是怀疑PLL配置参数，比如鉴相频率、电荷泵电流这些设置是否合理。

有一回我调试时发现频率偏差随温度明显增大，排查半天才发现是TCXO的供电接到了MCU的IO口供电上，TCXO要求供电电压稳定在3.0V，而IO口供电源在持续小幅度波动，导致TCXO输出频率波动，带偏了整个PLL。后来单独给TCXO一个LDO，问题立刻消失。这类由供电导致的频率漂移，仅靠看公式和排查寄存器是看不出来的，动手量电压纹波非常必要。

6.3 功率上不去的排查心得

功率上不去，先别急着调匹配网络。我的经验是：先确认PA有没有真正进入发射模式，再看电源电流是否正常，然后用频谱仪直接看未经过匹配网络的PA输出引脚，用近场探头或者直接焊接一根短引线去感应信号，判断PA本身到底有没有输出。

如果PA有输出但到天线端口功率小，问题就锁定在匹配网络和滤波器上。此时用矢量网络分析仪测从天线端口看进去的S11，如果谐振点严重偏频，就按公式重新计算元件值。这里有一个很容易犯的错：你换了一个不同品牌的同数值电感，它的自谐振频率可能完全不同，在434MHz下感抗已经不对了，匹配自然不对。所以射频电感的选型一定要关注自谐振频率和Q值，而不是只看标称感量。

另一个容易忽视的点是PCB板的寄生效应。如果你在仿真软件里算出的匹配值和实物对不上，通常是因为微带线的走线长度、过孔电感、焊盘电容这些寄生参数没有包含在计算里。把芯片输出引脚到第一个电容的走线尽量缩短到1mm以内，过孔不要打在匹配网络的信号路径上，这些细节能让实际测量结果更接近理论值。

写在最后的一点经验

这套频率可编程窄带发射机从立项到测试完成，前后大概花了三周时间，其中硬件调试占了大头。如果你也要做类似东西，我的建议是：硬件按参考设计做扎实，不要上来就玩花活；固件把频率字计算这一类基础函数写得清晰干净；测试阶段准备一台靠谱的频谱仪和功率计，这些钱不能省。项目本身不算复杂，但射频的东西就是这样，原理书翻再多都不如实际动手调一次匹配网络。把每一处细节都较真过之后，你会发现“频率可编程”这个原本听起来很炫酷的功能，说到底只是一套非常成熟的工程方法，而你需要的只是耐心和一点点实测数据积累。