1. 为什么移动设备里必须装升降压：从一节电池引发的电源难题
做移动设备电源设计的人，迟早会撞上同一个矛盾：电池电压平台和系统负载需要的电压，往往不在一个区间内。以单节锂离子电池为例，满电时电压大约4.2V到4.4V，标称电压3.6V到3.8V，放到截止电压大概2.8V到3.0V——整个放电窗口横跨2.8V到4.4V。可是系统里挂着的负载，有的要3.3V，有的要5V，还有的射频功放瞬间要飙到4.5V以上。你会发现没有任何一个固定电压能从头到尾覆盖整个电池生命周期，这就是Buck-Boost稳压器在移动设备里无法被替代的根本原因。
1.1 电池电压平台与系统供电需求的错位
我们拿一个最典型的场景来说：一颗射频功率放大器，发射瞬间需要4.2V供电，而电池在低温、大电流放电时可能已经跌到3.3V。如果只用一个降压Buck，输入低于输出时根本没法工作；如果只用一个升压Boost，电池电压高于目标电压时又没法精细调节。升降压稳压器存在的意义，就是不论输入电压是高于输出、低于输出还是基本相等，都能维持一个稳定的输出电压。
这个需求不是个别产品的特例。TWS耳机充电仓里要给耳机升压充电，手机主板上要给射频前端供电，便携音箱要用单节电池推升压功放，工业手持终端要用电池供电给传感器、屏幕、通信模块，全都会遇到需要输出电压落在电池电压区间中间的情况。可以说，升降压拓扑在移动设备电源设计里，已经跟LDO和Buck一样，成为绕不开的基础模块。
1.2 升压、降压、升降压：三种方案的取舍逻辑
很多初学者会问：既然升降压能覆盖降压和升压两种场景，那为什么不是所有地方都用升降压？这个问题的答案涉及效率和成本的综合权衡。
- 降压（Buck）：在输入始终高于输出的场景下效率最高，电感电流纹波控制容易，环路补偿成熟，价廉物美。缺点是一旦输入跌到输出以下就"罢工"。
- 升压（Boost）：在输入始终低于输出的场景下是唯一选择，但输出端的二极管整流损耗、断续模式的电流应力都比较高，轻载效率往往不如Buck。
- 升降压（Buck-Boost）：四开关结构可以无缝切换三种工作状态，但多出两个功率管和对应的驱动电路，芯片面积、静态电流、成本都会增加。而且在不连续切换的边界区域，如果控制策略不好，还会出现输出电压波动或效率坑。
实际产品设计里，我的做法是：能确定电压单调关系的场景，尽量用Buck或Boost；只有输入输出可能交叉、或者希望用一个统一电压轨覆盖整个电池区间的场景，才上Buck-Boost。这个判断标准，能让你的BOM成本、PCB面积和调试工作量都控制在合理范围。
2. 高效升降压的核心架构：四开关拓扑与调制策略的选择
移动设备里最常见的升降压拓扑是四开关Buck-Boost，英文里常写作4-Switch Buck-Boost。它由两个高边管、两个低边管和一个电感组成，结构上可以看作是一个Buck后级串联一个Boost前级，但不需要中间电容。
2.1 四开关Buck-Boost的工作原理
从电路结构上看，电感左端连接两个开关管（Q1高边、Q2低边），左半部分就是Buck拓扑；电感右端连接另外两个开关管（Q3高边、Q4低边），右半部分就是Boost拓扑。Q2和Q3是同步整流管，Q1和Q4是主开关管。
三种基本工作状态：
- Buck模式：输入电压高于输出。Q4常关，Q3常开，Q1和Q2做主开关，按Buck方式斩波。此时电路等效为一个标准同步Buck。
- Boost模式：输入电压低于输出。Q1常开，Q2常关，Q3和Q4做主开关，按Boost方式斩波。此时电路等效为一个标准同步Boost。
- Buck-Boost模式：输入电压接近输出电压。需要在一个开关周期内先让Q1和Q2工作一段时间完成Buck侧斩波，再让Q3和Q4工作一段时间完成Boost侧斩波，或者采用交替占空比的控制方式。
这里有一个关键点值得展开：四开关Buck-Boost的效率曲线通常在"输入电压≈输出电压"这个区间出现一个小的凹陷。原因是在这个区间，电路既不完全等效于Buck，也不完全等效于Boost，每个开关周期内四个管子都要参与开关动作，开关损耗翻倍，而且电感电流纹波也处于两种模式的叠加状态。好的控制芯片会在Buck和Boost之间加入一个平滑过渡区，比如在Buck模式下让Boost侧占空比固定在95%以上，避免硬切换导致输出抖动。
2.2 调制模式与效率曲线的联系
选择升降压芯片时，除了看拓扑，还要关注它的调制模式，这直接决定了不同负载下的效率表现。
- PWM固定频率模式（FCCM，强制连续导通模式）：适合重载，输出纹波小，频率固定，EMI容易预测。缺点是轻载时电感电流会反向甚至为负，产生不必要的功耗。
- PFM/突发模式（Burst Mode）：轻载时通过降低有效开关频率来减少开关损耗，效率提升非常明显。缺点是输出纹波会变大，音频频段偶尔会有可闻噪声。
- 轻载自动切换模式：芯片根据负载电流自动在PWM和PFM之间切换，这是移动设备升降压芯片的主流配置。
我做过一组对比测试，用的是一颗支持三种模式的升降压芯片，输入3.7V、输出3.3V，负载电流10mA时，强制PWM模式效率只有62%左右，切到PFM模式后效率提升到78%，差值超过16个百分点。对于待机电流要求苛刻的便携设备，这个16个百分点的差距，直接决定了整机待机时间能不能达标。
所以在选型阶段，我会把"轻载效率"放在和"峰值效率"同等重要的位置。移动设备的真实使用场景，大部分时间都处于待机、看消息、听音乐这类低负载状态，真正满负载运行的时间占比很小。
3. 把效率从85%做到95%以上：关键优化手段详解
升降压芯片的规格书里通常会标一个高达95%甚至96%的峰值效率，但很多工程师在实测时发现，自己搭出来的电路很难到那个数字。原因在于规格书测试条件往往是最理想的状态：特定的输入输出电压组合、特定的电感型号、特定的负载点。实际设计中的效率优化，本质上是一场"损失的归因分析"。
3.1 功率管的导通损耗与开关损耗平衡
升降压环路里每一个功率管都有两类损耗：导通损耗和开关损耗。
导通损耗可以用P = I² × RDS(on)来估算，这里的电流是电感电流的有效值，不是负载电流。注意，升降压拓扑里电感电流的有效值通常比负载电流大，因为它在开关周期内要做升压侧的电流变换。RDS(on)越小，导通损耗越低，但更小的RDS(on)意味着更大的芯片尺寸或更高的成本，同时寄生电容也更大，开关损耗反而上升。
开关损耗的来源主要是每次开关动作时，漏极电压和电流交叠的瞬间产生的功耗。高频时这个损耗比导通损耗还难缠。对于移动设备常见的1.2MHz到2.4MHz开关频率，我的经验是：不要一味追求最小RDS(on)，而是让栅极总电荷（Qg）和RDS(on)之间取得平衡。芯片规格书里的"品质因数"（FoM = RDS(on) × Qg）就是用来量化这个平衡的。
3.2 电感选型：DCR、饱和电流与铁损的三方博弈
电感是效率优化里最容易被低估的元件。我见过不少工程师把精力花在换芯片上，忽略了电感对效率的影响，结果改来改去效率都没实质性变化。
电感的损耗分为两部分：铜损（由绕组线阻DCR产生）和铁损（由磁芯的磁滞损耗和涡流损耗产生）。DCR直接相关于绕组的线径和圈数，线径越粗、圈数越少，DCR越低，但感值也会下降，纹波电流会变大。铁损则和开关频率、磁芯材料、纹波电流的摆幅直接相关。
在移动设备的升降压应用里，我一般建议选择一个"效率甜点"感值：感值选得过大，虽然纹波小了、铁损低了，但DCR会升高，动态响应也变差；感值选得过小，DCR好看了，但纹波电流大，会在轻载时触发额外的功率损耗，而且电感更容易进入饱和。
实操上不要只看电感的标称饱和电流，要看它的饱和电流曲线。很多电感在1A时电感量衰减5%，到了2A就衰减30%了，你实际工作电流可能只有1.5A，感觉不会到饱和，但瞬态电流尖峰一上来，电感量大幅跌落，环路会变得不稳定，效率也跟着崩。所以选电感时留至少30%的瞬态电流裕量，是我的基本操作。
3.3 轻载模式的深层机制：为什么PFM能省电
前面提到PFM能提升轻载效率，这里进一步拆解它的省电原理。在强制PWM模式下，无论负载多轻，功率管都会以固定的频率开关，每次开关都产生一次开关损耗和栅极驱动损耗。这些损耗基本恒定，负载越轻，它们在输出功率里的占比就越大，效率自然低得难看。
PFM模式的做法是：跳过一些不需要的开关周期。负载很轻时，控制器检测到输出电压已经达到目标值，就暂时停止开关，让输出电容维持负载。等到输出电压跌到谷值阈值，再启动几个开关周期把电压拉回来。这样一来，实际开关次数大幅下降，动态损耗也随之成比例下降。
但代价也有：输出电压会呈现一个三角波状的纹波，幅度通常在10mV到30mV之间，某些芯片在跳周期时还会产生低频振荡。如果负载是音频电路、高精度ADC这类对电源纹波敏感的设备，需要在PFM模式的输出端加一级低噪声LDO，或者直接锁定在PWM模式。
4. 移动设备里的典型应用场景：从射频功放到电池前端
升降压稳压器在移动设备里的应用不是孤立存在的，不同场景对效率、纹波、动态响应的要求差异很大。我挑三个最有代表性的场景拆开讲讲。
4.1 射频功率放大器供电：一场毫秒级动态响应的考验
手机、平板、物联网模块里的射频功率放大器（PA），发射时电流可以达到1A到2A，而且负载是脉冲式的——发送时大电流，间歇期间几乎无电流。传统方案是用固定电压给PA供电，但这样PA在低功率发射时效率极低，大量能量变成了热量。
现在的做法是给PA用"包络跟踪"（Envelope Tracking）或者"平均功率跟踪"（APT）供电。调度器会根据基带的发射功率指令，实时调整升降压稳压器的输出电压——比如发射功率低时把电压从4.2V降到2.5V，PA的效率就会显著提升。
这种应用对升降压芯片的动态响应要求非常苛刻：输出电压需要在一个时隙内完成几十毫伏至几百毫伏的跳变，而且不能有明显的过冲或欠冲。设计时要注意补偿网络的带宽设计，通常建议环路穿越频率做到开关频率的1/10到1/5，同时输出电容需要选择低ESR的陶瓷电容，并配合足够大的前馈电容提升瞬态响应。
4.2 电池前端总线稳压：一颗芯片统一供电轨
现在很多便携设备采用"电池直通+升降压"的混合架构：电池电压较高时直接通路供电，电压跌到设定值时升降压介入稳压。这样做的好处是延长了电池的有效放电时间——从4.4V跌到2.8V整个窗口都能用，而不是只用到3.3V以上。
一个典型的方案是两颗芯片配合：一颗升降压将电池电压稳到一个中间总线电压（比如3.3V或3.7V），后级再挂若干LDO或Buck给不同子系统供电。这种"先稳压后分配"的架构在复杂度高的设备里很常见，因为它让每个后级电路都面对一个稳定的输入电压，设计难度大幅降低。
这里有一个我自己踩过坑的细节：升降压前后的地线处理。中间总线电压上的噪声会通过LDO的电源抑制比（PSRR）衰减一部分，但高频段PSRR会恶化。所以升降压输出端的纹波要尽量压低，一般建议输出纹波控制在输出电压的1%以内，否则后面的LDO成了摆设。
4.3 USB-PD、快充与升降压的交叉场景
升降压稳压器在USB-PD和快充场景中扮演的角色，很多人没有意识到：终端设备从USB口取电时，电压可能从5V一路协商到20V，而系统主板需要的往往是固定的5V或3.3V。这时候一颗高效率的Buck降压就够了，因为输入电压总是高于输出电压。
但反向场景就不同了——当设备需要对外输出更高的电压时，比如手机OTG给另一台设备供电，电池电压3.7V，输出要5V，就必须用Boost或Buck-Boost。移动电源和充电宝更是如此，内部电池电压2.8V到4.4V，输出要5V甚至更高，全程都需要Boost，而如果要做双向充电管理，升降压就能把充电路径和放电路径合并到同一个拓扑里，省掉两颗独立芯片。
在实际项目中，如果设备既有电池、又要支持USB-PD对外供电、还要在电池电压高位时直接给内部5V轨供电，那么一颗宽输入范围的升降压控制器往往是性价比最高的选择。
5. 布局与元件选型：决定效率上限的隐藏因素
芯片选对了，电路原理没问题，效率却上不去，这是很多工程师遇到的尴尬情况。我自己的经验是，一半以上的"效率问题"根子在PCB布局上——热环路面积太大，开关节点寄生电容太大，地弹严重，这些都会把效率拉低几个百分点。
5.1 热环路面积：第一优先级的布局原则
开关电源的布局有一个黄金法则：主开关管、同步整流管、电感、输入电容、输出电容之间的功率环路面积要尽可能小。特别是高边开关管和低边开关管之间的开关节点，以及输入电容到高边管、低边管之间的回路，它们是高频电流的路径，环路面积越大，寄生电感越大，振铃越严重，EMI越差，效率也越低。
我在升降压布局里通常按这个顺序排：
- 输入电容尽量靠近VIN引脚和高边管的漏极、低边管的源极，减小高频输入回路。
- 输出电容靠近输出引脚和电感的右端，减小输出回路。
- 开关节点（电感左侧或右侧）的铜皮面积要做到"够用但不夸张"——太小了散热差，太大了寄生电容增加，反而加大开关损耗。
- 模拟地（AGND）和功率地（PGND）在芯片的散热焊盘处单点连接，避免数字地和功率地相互干扰。
5.2 输出电容与环路稳定性
升降压拓扑的输出电容选择，比Buck要更谨慎。因为Buck-Boost的传递函数在Buck模式和Boost模式之间切换时，极点位置会移动，如果电容选得不当，环路相位裕量可能在某个区间突然恶化。
我一般建议输出电容至少用两颗22µF或47µF的X5R/X7R陶瓷电容并联，以降低ESR和ESL。注意陶瓷电容的直流偏压特性：额定电压6.3V的22µF电容在5V偏压下，实际电容量可能只剩12µF左右。所以在计算环路参数时，要用实际电容值，不要用标称值。
5.3 数字接口与使能信号的处理
移动设备里的升降压芯片通常都有EN（使能）引脚和PG（电源正常）引脚，这些引脚看起来简单，但处理不好会引入莫名其妙的软故障。
EN引脚的电压阈值通常只有1V左右，直接用MCU的GPIO驱动没问题，但如果EN信号走线比较长且靠近开关节点，可能被耦合噪声误触发。我的做法是：在EN引脚加一个10kΩ到100kΩ的下拉电阻，再串一个几百Ω的电阻。如果系统需要特定上电时序，可以在EN上并联一个小电容实现延迟上电。
PG引脚是开漏输出，必须加上拉到系统电压。如果PG引脚接到了MCU的中断引脚，建议在MCU侧配置输入上拉，避免漏电流导致的电压漂移。
6. 实测与调试：效率测量、环路稳定与常见坑
理论设计说得再好，最后都要用示波器和电子负载来验证。这一节分享我在实际调试升降压电路时积累的几个重要经验。
6.1 效率测量：四线开尔文必须用
测量效率时，输入电流和输出电压的测量精度直接决定了效率计算值的可信度。很多人直接拿万用表笔接在PCB的输入端子和输出端子两端，这样测到的电压包括了PCB走线、连接器、线缆的压降，效率算出来会明显偏低。
正确的做法是用四线开尔文法：
- 电压采样线直接焊在输入电容和输出电容的两端，不承载电流。
- 电流通过电子负载或电压表的电流端子测量。
- 输入电流使用电流探头或者串联精密采样电阻，通过差分探头测量采样电阻两端电压再换算。
- 效率 = 输出电压 × 输出电流 / (输入电压 × 输入电流) × 100%。
实测中我发现，用开尔文法和普通表笔法测量，效率结果可以相差2到3个百分点。对于宣称效率95%的升降压芯片，差3个百分点就意味着你的实测报告可能从"达标"变成"不达标"。
6.2 输出纹波的正确测量方式
升降压芯片的输出纹波测量也是个容易翻车的环节。示波器探头的地线夹子如果直接夹在输出端，会形成一个很大的拾取环路，把开关节点的近场辐射也拾进来，看到的纹波可能比实际大好几倍。
正确的做法是：使用示波器探头专用的小弹簧地线（或叫"接地弹簧"），探头尖端接触输出电容两端，接地弹簧直接压在同一点的地端，这样拾取环路最小，测出来的才是真实的输出纹波。
另外要区分高频开关纹波和低频LDO噪声。升降压输出的纹波频率等于开关频率，通常几百kHz到几MHz。如果你的示波器带宽不够（比如20MHz），测出来的纹波会偏低；如果带宽太高，又会把噪声算进去。一般设置20MHz带宽限制来测电源纹波，是比较符合行业习惯的做法。
6.3 环路稳定性：不要跳过这一步
很多工程师用升降压芯片，主要看效率，忽略环路稳定性。但升降压因为可以在Buck和Boost模式之间切换，环路在不同模式下增益变化较大，如果补偿网络设计不合适，很容易在一个特定输入电压点出现相位裕量不足。
我自己测试环路稳定性的方法是：
- 使用环路分析仪（如Keysight E5061B或Venable）在输出端注入小信号，测量控制环路的增益和相位。
- 覆盖整个输入电压范围：最低电池电压、最高充电电压、标称电压各测一组。
- 重点观察相位裕量最低的那个点，通常出现在Buck和Boost模式切换的附近。
- 如果没有环路分析仪，也可以用动态负载脉冲来观察：给负载一个阶跃，看输出电压恢复的波形。如果恢复过程有明显的持续振荡，说明相位裕量不足，需要加大ESR零点或调整补偿电容。
6.4 我自己踩过的那些坑
最后分享几个我调试升降压时踩过的具体坑，每一个都花了我不少时间才定位：
坑一：布局时忽略输入电容，导致输入电压塌陷。芯片输入端走线太长，输入电容距离VBAT引脚过远，重载时输入电压瞬间跌落，触发芯片的欠压保护（UVLO），表现为输出电压周期性跌落。解决方法是把输入电容靠近芯片的VBAT和PGND引脚，并且用宽而短的走线连接。
坑二：软启动时间过短导致启动过冲。有些升降压芯片的软启动电容可以调整启动斜率，我为了追求快速启动，把软启动时间设在200µs以内，结果每次上电输出电压过冲到标称值的120%以上，直接打坏了后级的LDO。后来把软启动时间延长到500µs，过冲消失了。
坑三：用错电感的饱和电流规格，导致效率在大电流时诡异下降。我用量程计算时只考虑了平均电流，没考虑瞬态负载的尖峰电流。结果电感在大电流时饱和，电感量暴跌，纹波电流剧增，效率从90%掉到80%。更换饱和电流更大的电感后，问题消失。
坑四：忽视PG引脚的RC延迟与MCU启动时序冲突。升降压的PG引脚发出"电源正常"信号后，后级电路就开始工作，但如果MCU的GPIO上电时间早于升降压稳定时间，会导致MCU读到错误的电平状态。我后来在PG信号线上加了一个RC延迟，确保后级MCU检测到电源稳定后才开始初始化。
坑五：高温环境下效率反而下降，原来是散热焊盘没接地。有些升降压芯片的散热焊盘（EP）必须连接到PCB的散热铜皮才能有效散热。如果EP只是通过一个过孔连接而没有大面积的铜皮散热，芯片温度升高后，RDS(on)会增大，导通损耗上升，效率不仅下降，还会触发热关断。
这些坑看似琐碎，但每个都直接影响产品的性能指标和可靠性。做升降压电源设计，光会看规格书是不够的，必须在布局、测试方法、异常场景上积累实战经验。
我现在做移动设备电源方案时，升降压已经被我用得很顺了。它不像Buck那样"无脑"，也比Boost多一些灵活性，只要理解了它的拓扑本质、模式切换逻辑和效率损耗分布，你就能在设计里游刃有余。如果看完这篇你还卡在某个调试环节，记住先量效率、再看纹波、最后检查布局和元件参数，大部分问题都能沿着这条链路定位出来。
