MCU供电设计：LDO选型与电源纹波抑制实战指南

1. 为什么MCU系统对电源纹波如此敏感

干嵌入式这行久了，你会发现一个规律：很多莫名其妙的问题，比如串口偶发乱码、ADC采样值跳动、电机控制偶尔抖一下，查了一圈固件逻辑都没毛病，最后拿示波器一探供电引脚，波形脏得没法看。这时候才反应过来，罪魁祸首是电源。

MCU这东西，从外部看是个数字芯片，好像只要电压在规格书范围内就能跑。但实际上，MCU内部集成了大量的模拟电路、锁相环、比较器、ADC参考源，这些东西对电源噪声的容忍度比你想的低得多。尤其是现在MCU的工艺节点越来越小，核心电压越来越低，1.8V甚至1.2V的内核供电，电压裕量本身就小，电源上几百毫伏的纹波叠加进去，直接能让内部逻辑时序出问题。

1.1 一个数字芯片没那么娇贵？别被表象骗了

很多人觉得MCU嘛，只要供电电压在1.8V到3.6V之间，就能正常工作。这话对，但只说对了一半。MCU的常规工作确实对电压绝对值容忍度较高，但对外设性能和稳定性的要求就没这么宽容了。

举个最典型的例子：ADC。STM32系列MCU的ADC，标称分辨率12位，但如果你用的是一个纹波很大的电源供电，ADC的采样结果会上下跳，低几位完全不稳定。这是因为ADC内部的比较器参考电压直接取自供电电压，电源上的纹波会直接耦合进采样结果里。就算你用外部基准电压源（比如REF3030），如果MCU的数字电源引脚上噪声很大，噪声会通过衬底耦合进模拟部分，照样污染采样结果。

再比如串口通信。串口接收端口电平判断的阈值是基于供电电压的比例来的，供电电压上的高频毛刺一旦超过几百毫伏，就可能让接收端的电平判断出现误触发，导致接收数据帧错位、校验不过。我在实际项目中遇到过好几次这种问题，排查半天最后发现是电源纹波导致的串口误码。

1.2 从MCU启动流程看电源质量

MCU的启动流程是一个对电源质量要求极高的阶段。上电瞬间，MCU首先需要等待电源电压上升到复位阈值以上，内部的POR（Power-On Reset）电路会监控这个电压。如果电源电压在上升过程中出现跌落、中断或者毛刺，POR电路可能反复触发，导致MCU无法正常启动，或者启动后跑飞。

更隐蔽的一个问题是：MCU内部的FLASH读取电路在低电压下可能不稳定。比如你用的是3.3V供电的STM32，如果电源电压在启动瞬间跌到2.7V以下，FLASH读取可能出错，导致程序跳转到错误的地址执行，表现就是“程序莫名其妙跑飞”。这种问题在量产中出现时，定位起来非常痛苦，因为你用调试器连上去的时候电源是稳定的，一切正常，但脱机运行就不行。

所以LDO的作用不只是把电压降下来，更重要的是在MCU整个工作过程中提供一个低纹波、低噪声、动态响应快的电压轨。这就是为什么几乎所有MCU开发板上的电源方案都首选LDO，而不是DC-DC。

1.3 哪些外设最怕电源脏

根据我踩过的坑，以下几个场景对电源质量最敏感：

• ADC采样：尤其是高分辨率ADC（12位以上）且采样率较高时，电源纹波会直接叠加到采样值上。
• 无线通信模块：比如LoRa、NB-IoT、BLE，射频前端对电源噪声极其敏感，电源噪声会抬高相噪、降低接收灵敏度。
• 电机控制：STM32H7系列跑FOC（磁场定向控制）时，ADC采样电流和电压的精度直接决定环路的稳定性，电源噪声会导致电流环抖动、噪音增大。
• 外部存储读写：比如通过SPI接口读写外部FLASH，如果电源在读写瞬间出现跌落，可能导致数据写入错误。

2. 新的LDO设计：参数不能只看压差和静态电流

说回LDO本身。很多工程师选LDO的时候只看两个参数：输入输出压差和静态电流。低压差、低功耗确实重要，但你要给MCU供电，这几个参数同样关键，甚至更重要。

2.1 最大输入电压余量：你留够了吗

很多LDO规格书上标着最大输入电压6V，但你实际输入是一个5V的电源轨，看起来没问题对吧？但你要留意的是启动瞬间和动态负载条件下的电压过冲。

比如你的5V电源轨来自一个DC-DC，DC-DC在负载突变时输出会有一定的过冲，如果过冲幅度达到700mV，那瞬时电压就变成5.7V，这个时候如果LDO的输入耐压只有6V，余量就只有300mV了。再加上LDO自身在启动时的浪涌，长期来看对LDO的可靠性是很大的考验。

我一般建议选择最大输入电压至少是标称输入电压1.5倍以上的LDO。比如5V输入，就选耐压7V或8V以上的LDO；12V输入，就选耐压20V以上的。这不是浪费，而是给系统留了充分的安全边际。

2.2 输出电容范围：稳定性由它决定

传统LDO有个特点：对输出电容的等效串联电阻（ESR）有严格要求。ESR太大会导致环路相位裕度不够，输出振荡；ESR太小又可能导致环路不稳定。老一代LDO（比如LM1117）要求输出电容的ESR在0.1Ω到1Ω之间，这在今天MLCC电容时代反而成了麻烦，因为MLCC的ESR只有几毫欧，远低于这个范围。

新的LDO设计普遍采用了更先进的环路补偿架构，对输出电容的ESR要求宽泛了很多，很多甚至明确标注“适用于X5R/X7R陶瓷电容”，ESR范围从几毫欧到几欧姆都能稳定工作。这带来的实际好处是：你可以直接用一个10uF的MLCC做输出电容，体积小、价格便宜、ESR低，高频滤波性能反而更好。

选型的时候，要仔细看数据手册里的输出电容范围要求，包括容值范围和ESR范围。有些LDO要求最小输出电容2.2uF，你如果只放了个100nF，环路可能会不稳定，输出会振荡。

2.3 PSRR的频域特性：比单点数值更重要

PSRR（电源抑制比）是LDO数据手册里最容易被忽略但又极其重要的参数。它衡量的是LDO对输入电源纹波的抑制能力，单位是dB，数值越大越好。

但注意了：PSRR不是一条平直的线，它是随频率变化的。典型的LDO在低频段（1kHz以下）PSRR很高，能到70-80dB，但在高频段（100kHz以上）PSRR会迅速跌落，有的甚至只有20-30dB。而MCU系统里的噪声源恰恰集中在高频段：DC-DC的开关频率（几百kHz到几MHz）、数字芯片的时钟谐波（几十MHz）、通信模块的发射信号（几百MHz）。

所以选LDO的时候，不能只看数据手册封面上的“PSRR 75dB@1kHz”，要看PSRR vs 频率曲线。如果曲线显示在100kHz处PSRR只有25dB，那你用了这个LDO去给MCU供电，DC-DC的开关纹波根本滤不干净。好的LDO应该在100kHz处PSRR还有40dB以上，在1MHz处还能维持30dB以上。

如果你需要一个更好的高频滤波效果，可以在LDO输出端再加一个LC滤波器，或者选择带有额外电源纹波抑制管脚的LDO（比如带NR/旁路电容引脚的类型），通过外部电容调整内部参考电压的带宽，进一步压低噪声。

2.4 限流特性与上电时序

LDO的限流保护也是MCU系统里容易遇到的问题。MCU上电瞬间，如果板上有大容量去耦电容（比如多个100uF），上电瞬间的充电电流可能超过LDO的限流点，导致LDO进入恒流模式，输出电压爬升变慢，看起来像是“上电缓慢”。

有些LDO的限流特性是折返式的，过流时输出电压会掉得很低，如果MCU在这种状态下反复尝试启动，可能一直起不来。选LDO要注意限流特性是否适合你的负载特性：如果你的系统上电瞬间需要大电流（比如有电机、传感器加热器之类的负载），选限流值大一些的LDO，或者选用限流特性比较“软”的型号，让它在上电瞬间能短时输出超过标称值的电流。

另外就是上电时序。如果你的MCU系统里有多个电压轨（比如3.3V给MCU、1.8V给DDR、1.2V给内核），上电顺序有时有严格要求。有些LDO带有使能引脚（EN），你可以通过RC延时或时序控制芯片来控制各路电压的上电顺序。这比依赖DC-DC的时序控制要简单可靠得多。

3. 典型MCU供电电路设计实例

说了这么多理论，来点实际能抄作业的。以一个典型应用为例：系统输入是5V电源轨，MCU是STM32F103系列（工作电压3.3V，最大工作电流约150mA，峰值可能到250mA）。我需要用LDO把5V降到3.3V给MCU供电，同时要求电源纹波尽可能低，确保ADC采样和串口通信稳定。

3.1 设计方案与选型思路

先梳理一下需求：

• 输入电压：5V（来自板上的DC-DC，开关频率约1MHz，输出纹波约30mVpp）
• 输出电压：3.3V
• 最大负载电流：250mA（含MCU及板载外设）
• 输出纹波要求：小于5mVpp
• 环境温度：-20℃到+70℃

基于以上需求，几个核心参数可以算出来：

首先看压差（Dropout Voltage）。5V输入降到3.3V输出，压差是1.7V，这个压差远大于绝大多数LDO的压差参数（常见的LDO压差在100-300mV@100mA），所以低压差特性在这个场景里不是瓶颈。那为什么要用LDO而不是DC-DC？考虑的是纹波和噪声，DC-DC的开关纹波很难压到5mVpp以下，而且DC-DC的开关噪声会造成频谱上的干扰。

其次是功耗。压差1.7V，负载电流250mA，LDO上的功耗就是1.7V × 250mA = 425mW。这个功耗对于SOT-23封装来说有点偏大，SOT-23的热阻大约在200-250℃/W，425mW会带来85-106℃的温升，已经超过器件允许的结温范围了。所以这里不能选SOT-23封装，至少要用SOT-89（热阻约50-70℃/W）或者SOT-223（热阻约30-50℃/W）封装。

选型看下来，类似TI的TLV75733P这种（1A，SOT-23封装但热阻低）或者圣邦微的SGM2036系列（500mA，SOT-23-5封装，热阻也能控制在80℃/W左右），都是不错的选择。我实际用过的还有TI的LP5907（250mA，超低噪声，PSRR高，适合射频和模拟混合系统）。根据负载电流余量，选500mA级别的LDO，留出2倍以上的余量。

3.2 外围器件参数计算

确定了LDO型号之后，外围器件主要是输入电容、输出电容和使能引脚处理。

输入电容：LDO的输入电容主要用于两部分——一是滤除来自上级DC-DC的开关纹波，二是为LDO自身瞬态响应提供储能。一般选择10uF的X7R或X5R陶瓷电容，耐压至少10V（按1.5倍余量算，5V输入用10V耐压足够）。如果你的上级电源是DCDC且开关频率较高，可以在输入电容旁边并联一个100nF的高频去耦电容，压低高频噪声。

输出电容：输出电容的选择直接关系到LDO的稳定性。按照TLV75733P的数据手册，最小输出电容是1uF，最大可以是22uF，ESR范围没有严格限制（适用于陶瓷电容）。我一般习惯放两个：一个10uF主电容负责低频稳定和瞬态响应，一个100nF高频电容负责滤除高频噪声。10uF电容用X5R或X7R材质，因为Y5V/Z5U材质电容在直流偏压下容量衰减严重，实际容量可能只剩标称值的20-30%。

使能引脚：如果LDO有EN引脚，不要直接悬空。EN引脚悬空可能导致上电时序不可控，在噪声环境下甚至可能误触发。最简单的处理方式是通过一个100kΩ电阻上拉到输入电压，让LDO在输入电压建立后自动使能。如果你有多个电压轨需要控制顺序，可以用MCU的GPIO来控制EN引脚，注意电平匹配。

3.3 两个容易让人头疼的细节

第一个细节是空载与满载的电压差异。LDO的输出电压并非完全恒定，在空载和满载之间会有一定的调整率。比如TLV75733P的数据手册中标称输出精度是±1%，也就是3.267V到3.333V之间。如果你的MCU有高精度ADC，并且你用了LDO输出电压作为ADC参考电压（这是常见做法），那你会看到不同负载条件下ADC的满量程值会有微小差异。解决方案是：要么用独立的外部基准电压源，要么在ADC软件校准的时候把VREF的变化也算进去。

第二个细节是动态响应。MCU从睡眠模式唤醒到满速运行的瞬间，电流变化可能从几微安跳到几十毫安甚至上百毫安，这时候LDO的输出电压会出现一个短暂的下冲。如果下冲幅度超过MCU允许的电压下限（比如3.3V系统中允许最低3.0V），MCU可能复位或出错。好的LDO在负载突变时的恢复时间应在几十微秒以内，下冲幅度在几十毫伏级别。实测的时候要用电子负载或直接拉一个大电流脉冲，用示波器看输出电压的瞬态波形，这是一块LDO性能最直观的体现。

4. PCB布局：比选型更影响实际效果

很多工程师选了一款很贵的LDO，结果布板的时候电容随便一放，走线绕了大半个板子，最终实测效果还不如隔壁板子上的便宜LDO。LDO的性能上限是由器件本身决定的，但你能不能把它发挥出来，完全看PCB布局。

4.1 输入输出电容的位置：越近越好，但近到什么程度？

输入电容必须紧贴LDO的输入引脚（IN）和地引脚（GND）放置，走线越短越粗越好。这是为了最小化输入回路电感，防止高频开关纹波在走线电感上产生压降和振铃。输出电容同样要紧贴输出引脚（OUT）和地引脚放置。

以STM32F103的典型LDO方案为例，LDO的输入引脚接一个10uF电容，输出引脚接一个10uF + 100nF电容。这几个电容在地平面的回流路径上要尽量减少与MCU去耦电容之间的电位差，通俗点说就是所有地脚要就近打孔连接到底部地平面，不要让电流绕大圈。

有一个实测经验是：输出电容离LDO输出引脚超过5mm，输出纹波可能会增加2-3倍。这不是危言耸听，因为走线电感与输出电容形成LC谐振，在特定频率下可能放大噪声。所以你在Layout的时候，应该把LDO和它的输入输出电容当做一个整体来摆放，就像一个独立的小模块一样。

4.2 地线处理：模拟地和数字地怎么分

MCU系统里经常有模拟部分（ADC采样、参考电压）和数字部分（GPIO、通信接口），很多人会纠结模拟地和数字地要不要分开。

我的建议是：对于大多数MCU应用，不要过分细分地平面，而是保证一个完整的地平面，然后把LDO的地、MCU的地、去耦电容的地都直接接到这个完整地平面上，通过过孔就近连接。细分地平面在低频段能减少干扰，但在高频段反而可能因为地平面分割造成回流路径变长，引入新的噪声。

关键在于：LDO的输入输出电容的地脚和MCU的去耦电容的地脚，应该在同一个地平面层上有良好的连接，中间不要隔断。如果你用的是双层板，地走线要尽量宽；如果是四层板，把第二层作为完整地平面，效果最好。

4.3 散热设计：热阻没算清楚，再好的LDO也会过热保护

回到前面的功耗计算，425mW的功耗在当前器件上需要合理的散热路径。LDO的热量主要从封装底部和引脚导出，所以PCB上LDO周围的铜箔面积越大，散热越好。

以SOT-89封装为例，数据手册上的热阻（θJA）通常是在特定PCB条件下测得的，比如“57mm × 57mm 的1oz铜箔测试板”。如果你的PCB上LDO周围铜箔面积很小，实际热阻可能远大于手册值，导致结温超标。解决思路很简单：LDO下方和周围多铺铜，必要时在LDO下方打散热过孔阵列，把热量导到背面更大的铜箔区域。

一个实用的参考：250mA负载、1.7V压差的场景下，SOT-89封装加上足够的铺铜面积，实测温升大约在40℃左右；如果用的是SOT-23封装，同样条件下温升可能超过80℃，这时候LDO会触发过热保护，输出电压跌落，MCU会不断复位。所以小封装LDO不是不能用，但一定要算好功耗。

5. 实测验证：怎么确认你的电源真的“干净”

设计做完、板子打回来之后，别急着跑程序，先花十分钟验证一下电源质量。

5.1 示波器测量：带宽和探头技巧

测量LDO输出电压纹波，直接用示波器探头勾上去是不行的。示波器探头的地线夹子（鳄鱼夹）引线较长，会产生一个等效电感，在测量高频纹波时会接收到周围的电磁干扰，测出来的纹波大于实际值。正确做法是：

• 使用短弹簧地（示波器探头的地线用弹簧短接，而不是鳄鱼夹）；
• 把示波器带宽限制设置为20MHz，滤除高频无关噪声；
• 用1:1探头（如果有的话）而不是10:1探头，因为1:1探头底噪低、灵敏度高，更适合测小信号纹波。

拿这个配置去测LDO输出端的电压波形，能比较真实地反映纹波水平。如果测出来纹波在5mVpp以内，这个电源质量就相当不错了。如果纹波超过10mVpp，就要检查是不是布局有问题，或者是负载电流变化太快导致LDO响应不过来。

5.2 动态负载测试：模拟MCU从睡眠到满速的电流跳变

静态纹波测完了，再做动态负载测试。方法：用一个电子负载或者大功率MOSFET，在LDO输出端做电流阶跃测试，电流从10mA瞬间跳到200mA，再跳回来，看输出电压的跌落和过冲幅度，以及恢复时间。

MCU从休眠状态唤醒、Flash写入、无线发射这几个场景都是典型的动态大电流场景。如果测试时输出电压跌落超过50mV，恢复时间超过100us，说明LDO的动态响应不够快，板上的去耦电容可能也需要增加。

5.3 常见问题排查表

还有一个容易被忽略的点：LDO输出端测量纹波时，探头的地不要接在LDO输出电容的地脚上，而是要接在MCU供电引脚附近的地上。因为LDO输出电容的地脚和MCU引脚之间的地平面存在微小的电位差，你要验证的正是这个电位差对MCU的实际影响。

6. 最后说点实际经验

做过的几个项目里，电源问题占了整个调试周期的很大比例。很多你以为的“软件问题”，拔掉调试器、用电池供电后自然消失；很多你以为的“硬件不稳定”，其实也只是电源上多了几百毫伏的纹波。

选LDO给MCU供电，我的习惯是先看PSRR曲线，再看输出电容要求，然后算功耗和热，最后才是看压差和静态电流。顺序不能反。压差决定你能不能工作，但PSRR和环路稳定性决定了你工作得好不好。

如果你手上正在做的项目遇到奇怪的偶发问题，建议先别急着改代码，拿示波器去探一探电源引脚。很多时候，问题不在逻辑，而在那一毫伏的纹波里。换一个好的LDO，把布局理顺，比你debug三天代码要划算得多。