资源优化过程记录-高层次综合

一、第一个版本

本版本实现了功能，完成了C综合，C仿真，RTL仿真。但是资源报表了。

可以看到LUT用了95%了，太残暴了！一个模块榨干了整个FPGA资源，这个太离谱了。

得进行优化设计了！

这个是latency，可以看到还行。

二、第二个优化版本

1.优化过程中出现数组越界

ERROR: [XFORM 203-103] Cannot partition array 'win_buf.V': array access out of bound .
ERROR: [HLS 200-70] Pre-synthesis failed.
command 'ap_source' returned error code
while executing

2.优化过后，资源几乎没有变化

资源和latency都没有任何变化。

三、第三个版本优化

latency翻倍了，但是资源降维打击了。

上述第一个版本和第二个版本，仿真一个小图还行，要是仿真大图的话，由于资源已经爆了，所以rtl仿真特别慢，等着非常难受，仿真了一晚上才仿真完成。

第三个版本资源优化了后，很快就仿真完成了，大概五六分钟就仿真完成了。